电磁兼容技术重点.pptVIP

骚扰的频谱分析 阻抗匹配 Trace 長度 trace之長度等於或接近信號的四分之波長之奇次倍,此阻抗會是非常的高,形成天線產生RF輻射 CLOCK 電路設計 一、所有的零組件和CLKT GEN都必須非常靠近。 且在CLK Termination 電阻之後,都要緊接著預留 1個濾波電容,形成RC NETWORK  二、Via 和via 之間不可太過於靠近。 三、儘量不要切割clock power層 四、CLK GEN的PCI、SIO、LAN、USB……等等CLK的PIN腳輸出都要預留電阻和電容。 五、CLK GEN的Chip 擺設的方向要特別的注意，並要考慮清楚。 六、所有相關的CLK走線，應該優先考慮，Layout的佈線最好先行規劃好或將CLK的走線先走完。 七、位於Component Side的XTAL(14.318MHz)位置上，要鋪和XTAL相同大小的Solid Plane，並且要使用裸銅處理．使XTAL的金屬外殼能焊接地CG_GND Plane上面。 CLOCK走線  一、CLK走線的部份必須要儘可能的不跨moat 二、CLK線避免和其它的I/O 線路並排行走或太過於靠近 三、CLK走線儘量少打via hold或穿層 四、所有的走線不要走板邊。 五、所有的CLK走線或電源的走線不要繞整個板子一大圈，甚至佔據一大半以上的面積。 六、PCI CLK的走線儘量不要穿過PCI Slot裏面。 七、不要在振盪器之輸出腳旁或是振盪器正下方佈線。 八、USB和1394的資料線儘量走在靠近Ground層的地方。(例如第三層是Ground層，則最好走在第四層；如果第二層是Ground層則最好走在第一層的地方。  POWER 切割  一、電源層的切割方式，切割時要儘可能不要將切割的範圍太過於狹窄。 二、在電源層切割的地方，如3.3V、5V、12V…..，可預留一些POWER跨POWER電容。 三、電源層少打via hole，以免破壞了電源的完整性。 机箱屏蔽的改进: 设计中使缝隙尺寸满足要求: 商用设备：dλ/20，20dB 军用设备：dλ/50，28dB 显示窗可使用屏蔽玻璃； 接缝处应良好搭接，缩短连接螺丝的间距，可使用导电衬垫； 采用波导设计,通风窗可使用波导管。 系統EMC設計 产品内部结构的设计与布置 印制电路板设计 各部件和电路的安排 相互连接线的布置 不相容的电路应远离。不相容的信号线不要平行走线,更不能绑扎在一起。 回顧 EMC 概述 系統及電路中的EMC設計 谢谢！欢迎批评指正 电磁兼容技术 謝澤亮 培训目的 通过培训使产品设计师了解EMC的重要性 提高对产品EMC的分析判断能力,掌握EMC設計原理 培训內容 EMC 概述 系統及電路中的EMC設計 培训內容 EMC 概述 系統及電路中的EMC設計 名詞解釋： EMI：Electromagnetic Interference ---電磁干擾 EMS：Electromagnetic Susceptibility ---電磁抗干擾 EMC：Electromagnetic Compatibility ---電磁相容性 國際相關認證 中國強制認證（CCC） 負責認證機構 CQC（中國質量認證中心） CEMC（中國電磁相容認證中心） 與加入WTO之前，有關認證項目的區別： CCEE 中国电工产品安全认证 （長城認證） CCIB 进口安全质量许可证 EMC 中國電磁認證 CCC認證 EMC技术发展的三个阶段： 问题解决法； 标准规范法； 系统设计法。 问题解决法阶段 在问题解决法阶段，具体操作是在设备达到电性能指标要求后，将其安装在系统中，靠联机试验发现一些不兼容问题。一般经过分析，找出问题产生原因，采取措施，使问题得以解决，系统恢复正常工作。此时测量技术多半属于EMI诊断水平。 标准规范法阶段 在标准规范阶段﹐各國编制了各种EMC标准。这些标准规定了各种电磁干扰必须控制在某些限值内，一些敏感设备必须具备规定的抗干扰能力。同時大量先进的、标准的测量设备投入市场，人们按EMC标准对所有产品进行规范的EMC测试检验。 系统设计法阶段 系统设计法主张EMC设计与电设计同步进行，以求系统综合性能與价格比实现最佳。在这个阶段，要求设计师能够利用简单便捷的仪器设备确认设计过程采取的EMC措施是否有效。重视的是方便于设计师使用的EMC设计验证技术以及系统试验验证技术。 在系统设计法阶段，人们