数字逻辑电路第6章时序逻辑电路-4.ppt

图5―35 十六进制加法转换为十五进制加法的状态转换示意图 由于74163同时具有清零和置数功能,因此既可以采用清零法也可以采用置数法。 如果采用清零法,当状态为1110时,要使74163的同步清零输入端CLR变为低电平,当下一个脉冲到来时,计数器被清零,回到0000状态。此时，清零输入端CLR变回高电平,计数器又回到计数工作模式重新开始计数。用清零法将74163构造成十五进制加法计数器的电路连接图如图5―36（a）所示。 如果采用置数法,当状态为1110时,要使74163的同步置数输入端LD变为低电平,并行数据输入端D0、D1、D2、D3都接0,当下一个脉冲到来时,计数器被置为0000状态。此时，置数输入端LD变回高电平,计数器又回到计数工作模式重新开始计数。用置数法将74163构造成十五进制加法计数器的电路连接图如图5―36（b）所示。 图5―36 用74163构造十五进制加法计数器 （a）同步清零法;(b)同步置数法 【例5.2】 用74160构造八进制加法计数器。 解:74160是具有异步清零和同步置数功能的十进制加法计数器,它的计数循环中包含10个状态。因此,用74160构造八进制加法计数器时,要使它提前两个状态结束计数循环,使状态0111的下一个状态改为0000而非原来的1000,如图5―37所示。 图5―37 十进制加法转换为八进制加法的状态转换示意图 如果采用清零法,由于74160是异步清零,即当清零输入端 变为低电平时,计数器马上被清零,回到0000状态,而无需等到下一个脉冲到来。因此,应该在1000状态而非0111状态时使清零输入端 为低电平。如果在0111状态时清零输入端 为低电平,则0111状态只能维持很短的时间而不能作为一个稳定的有效计数状态。用清零法将74160构造成八进制加法计数器的电路连接图如图5―38（a）所示。 如果采用置数法,由于74160是同步置数,当状态为0111时,就要使74160的置数输入端 变为低电平。图5―38（b）所示为用置数法将74160构造成八进制加法计数器的电路连接图。 第6章 常用时序逻辑电路及MSI时序电路模块的应用 第6章 常用时序逻辑电路及MSI　　时序电路模块的应用 6.1 计数器 6.2 寄存器 6.3 移位寄存器型计数器 5.1.3 MSI计数器模块及应用 1.74163MSI计数器模块 ?74163是中规模集成四位同步二进制加法计数器,计数范围是0~15。它具有同步置数、同步清零、保持和二进制加法计数等逻辑功能。图5―29（a）和（b）分别是它的国标符号和惯用模块符号;表5―9为功能表;图5―30是它的时序图。 图5―29 74163MSI四位同步二进制加法计数器 （a）国标符号;（b）惯用模块符号 表5―9 74163MSI四位同步二进制加法计数器功能表 图5―30 74163MSI四位同步二进制加法计数器的时序图 在图5―29中,CLK是时钟脉冲输入端,上升沿有效; 是低电平有效的同步清零输入端; 是低电平有效的同步置数输入端;EP和ET是两个使能输入端;D0、D1、D2、D3是并行数据输入端;Q0、Q1、Q2、Q3是计数器状态输出端;CO是进位信号输出端,当计数到1111状态时,CO为1。 表5―9所示的功能表中列出了74163的工作模式： 当 ,CLK上升沿到来时,计数器的四个输出端被同步清零。 当 ,CLK上升沿到来时,计数器的四个输出端被同步置数。 当 、EP=0、ET=1,CLK上升沿到来时,计数器的四个输出端保持不变,CO输出端也保持不变。 当 、ET=0,CLK上升沿到来时,计数器的四个输出端保持不变,CO输出端被置零。 当 、EP=1、ET=1,CLK上升沿到来时,电路按二进制加法计数方式工作。