无线宽带系统_sc.ppt

调制在子载波上的幅度信号a和b，才是需要发送的信息。因此在信道中传送的信号为a?sin(t)+b?sin(2t)。在接收端，分别对接收到的信号作关于sin(t)和sin(2t)的积分检测，就可以得到a和b了。 * * * * 锁相环技术 在无线宽带 系统中的应用 锁相环在无线宽带系统中的应用 锁相环的实现方式与种类 总结 参考文献 01 02 03 04 目 录 01 Options 锁相环在无线宽带系统中的应用 OFDM与时钟 sin(t)和sin(2t)是正交的。 用在无线宽带中的时钟是如何产生的呢？ 2 锁相环在无线宽带系统与RF电路中有着广阔的应用 正交时钟如何产生？ 1 宽带系统与锁相环 文献【1】 文献【2】 A CMOS Outphasing Transmitter Using Two Wideband Phase Modulators A WCDMA/WLAN Digital Polar Transmitter With Low-Noise ADPLL 3GPP规范了FDD3G移动终端Rx/Tx的电气规范要求。 频率误差：规定的载波频率和实际载波频率之差。由于引起邻信道干扰和低质量检测精度，大的频率误差降低了收发机的性能。 杂散和谐波：杂散是发射机中不同的信号组合产生的信号，谐波是发射机的非线性特性产生的失真产物。谐波产生在发射信号频率的整数倍频率上。定义了一些关键的发射机参数以后，我们现在列出了规范和设计3GWCDMA发射机终端的一些重要的要求。 1 宽带系统与锁相环相关的重要指标 文献[3]Characterization of OFDM Radio Link Under PLL-Based Oscillator Phase Noise and Multipath Fading Channel知道PLL的相位噪声对于OFDM的性能有着决定性影响。 1 抖动与噪声模型 抖动与时钟眼图 噪声模型 02 Options 锁相环的实现方式 与应用场合 整数型电荷泵锁相环 电荷泵很难做到完全匹配，而且环路滤波器中的电容电阻面积很大。 受到fin与P分频器的限制，锁相环很难产生小分辨率的输出频率。 2 整数型电荷泵锁相环 文献[3]A 3–10 GHz, 14 Bands CMOS Frequency Synthesizer With Spurs Reduction for MB-OFDM UWB System 大的输入频率使得晶振不能使用与LC VCO使得工艺不兼容且更难设计。 2 整数型电荷泵锁相环 文献[4]A Single-PLL UWB Frequency Synthesizer Using Multiphase Coupled Ring scillator and Current-Reused Multiplier 采用了环形VCO，可以提高PLL的集成度，更好的与制造工艺兼容 2 整数型电荷泵锁相环 输入频率fREF被预先M分频，反馈分频器的系数为N，PLL的输出跟着一个系数为P的后分频器。 受到fin与P分频器的限制，锁相环很难产生小分辨率的输出频率。 2 PFD CP DIV VCO 小数分频锁相环与OFDM 子载波的间隔Δf=15kHz，一个OFDM symbol的发送时间是66.7us，可以发现，15kHz*66.67us=1，即基带上一个OFDM symbol的发送时间正好发送一个一次谐波的完整波形。对于10M的LTE系统，采用的是1024个子载波，但是只有中间600个（不含最中间的直流）子载波被用于传送数据。在一个OFDM symbol的时间内（即66.67us)，靠近中间的两个一次谐波传输一个完整波形，再靠外一点的两个二次谐波传输两个完整波形，以此类推至最外面的两个300次谐波传输了300个完整的波形。在这66.67us内，600个子载波互相正交，其上分别承载了600个复数信号。 2 通过调制FN的比例数来达到小数分频效果 小数分频锁相环与OFDM fout=4.25?fref 2 分频系数在N与N+1之间切换，从一段较长的时间来看，该小数分频型PLL的输出频率的平均数是在N与N+1之间的一个小数 fout = fref?（N+ɑ）其中ɑ是小数 小数分频锁相环与OFDM 2 文献[2]A CMOS Outphasing Transmitter Using Two Wideband Phase 采用的基于Delta-Sigma调制器的技术来降低小数杂散 使得分频器的系数不再是呈周期性变化 小数分频锁相环 1.参考杂散：参考噪声杂散(reference spur)是出现在锁相环输出端的以fre