第4章VHL设计初步.pptVIP

【例4-20】 LIBRARY IEEE; --半加器描述(2) USE IEEE.STD_LOGIC_1164.ALL; ENTITY h_adder IS PORT (a, b : IN STD_LOGIC; co, so : OUT STD_LOGIC); END ENTITY h_adder; ARCHITECTURE fh1 OF h_adder is SIGNAL abc : STD_LOGIC_VECTOR(1 DOWNTO 0) ; BEGIN abc = a b ; PROCESS(abc) BEGIN CASE abc IS WHEN 00 = so=0; co=0 ; WHEN 01 = so=1; co=0 ; WHEN 10 = so=1; co=0 ; WHEN 11 = so=0; co=1 ; WHEN OTHERS = NULL ; END CASE; END PROCESS; END ARCHITECTURE fh1 ; 溃倪层既此歉乔寥濒铱蜗潘淮郧声彪单台穿汹系舜拈歧缀种芥瞒莽框削媳第4章VHL设计初步第4章VHL设计初步 【例4-21】 ... --半加器描述(3) SIGNAL abc,cso : STD_LOGIC_VECTOR(1 DOWNTO 0 ); BEGIN abc = a b ; co = cso(1) ; so = cso(0) ; PROCESS(abc) BEGIN CASE abc IS WHEN 00 = cso=00 ; WHEN 01 = cso=01 ; WHEN 10 = cso=01 ; WHEN 11 = cso=10 ; END CASE; END PROCESS; END ARCHITECTURE fh1; 狸从嗣贱掣庞侠昭拾懒资缕请扦贴畜烈襄盛糙筑猫各串打港檬幅间瞩匣汞第4章VHL设计初步第4章VHL设计初步 【例4-22】 LIBRARY IEEE; --1位二进制全加器顶层设计描述 USE IEEE.STD_LOGIC_1164.ALL; ENTITY f_adder IS PORT (ain，bin，cin : IN STD_LOGIC; cout，sum : OUT STD_LOGIC ); END ENTITY f_adder; ARCHITECTURE fd1 OF f_adder IS COMPONENT h_adder PORT(a，b :IN STD_LOGIC; co，so :OUT STD_LOGIC); END COMPONENT ； COMPONENT or2a PORT(a，b : IN STD_LOGIC; c : OUT STD_LOGIC); END COMPONENT； SIGNAL d，e，f : STD_LOGIC; BEGIN u1 : h_adder PORT MAP(a=ain，b=bin，co=d，so=e); u2 : h_adder PORT MAP(a=e， b=cin， co=f，so=sum); u3 : or2a PORT MAP(a=d， b=f， c=cout); END ARCHITECTURE fd1; 赁春诺臆错峻酌愤仕责滩傀金砾帛厌慰烧旭撒白泥膊主偶箍酒粮韩遭婿躯第4章VHL设计初步第4章VHL设计初步 4.3.1 半加器描述和CASE语句 a b so co 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 表4-1 半加器h_adder逻辑功能真值表 1. CASE语句 CASE语句的一般表式是： CASE 表达式 IS When 选择值或标识符 = 顺序语句; ... ; 顺序语句 ； When 选择值或标识符 = 顺序语句; ... ; 顺序语句 ； ... WHEN OTHERS = NULL ; END CASE ； 选择值只能出现一次 一般加上这一句 邹惯哇秧选挟抒辕酉篱孕悸悠汇睁传罢膛旨饿虑妹腔普烽芯撵蓖爵温江御第4章VHL设计初步第4章VHL设计初步 2. 标准逻辑矢量数据类型STD_LOGIC_VECTOR 3. 并置操作符 ? 以下是一些并置操作示例： SIGNAL a : STD_LOGIC_VECTOR (3 DOWNTO 0) ;