第06课 TigerSHARC外围_SD_Link_new课件精品.ppt

第六节 TigerSHARC外围SDRAM、外口接口、Link 上节回顾 TigerSHARC的存储器； TigerSHARC IO控制器； TigerSHARC 外口总线 Slow协议 Pipelined协议 本节内容 TigerSHARC 外口总线 SDRAM协议 多片DSP接口； Host接口； EEPROM接口； Link口； DMA控制器；（下一节） PART 1 TigerSHARC 外口总线（II） TigerSHARC 外口总线 II SDRAM协议 多DSP接口； Host接口； EEPROM接口； SDRAM 接口协议 TS101内部采用专用的地址控制支持 SDRAM协议和访问； SDRAM空间地址：0x4000000～0x7FFFFFF； SDRAM片选信号：MSSD； SDRAM – 同步动态刷新存储器 所有输入输出信号都在SCLK的上升沿进行采样； 每个SCLK周期传输一个总线宽度的数据； SDRAM具有Burst的工作模式： TS101只支持Full Page的Burst模式； 可变成的读取延迟周期（初始化时设置） TS101的SDRAM PipeLined协议接口： 写PipeLine深度为0或1，可以在SDRCON中设置； 读PipeLine深度为：(CAS latency + pipeline cycle = 4 cycles max) Pipeline useful when total load of SDRAMs is too high for TigerSHARC 专用SDRAM 地址空间 SDRCON – 控制寄存器 上电复位后只允许写一次； 模式值为不使能SDRAM； SDRCON寄存器内容 SDRAM enable：使能位 CAS Latency：CAS延迟 Pipe Depth：流水深度 Page Boundary：Page大小：256、512、1K Refresh Rate：刷新速率 PRC to RAS Delay： RAS to PRC Delay INIT Sequence：初始化顺序（用于不同类型的SDRAM） SDRAM控制信号 除了与其他接口共享32bit地址线和64bit数据线外，SDRAM接口有如下专用的控制信号： MSSD：SDRAM空间专用片选； RAS：行地址触发信号（Row Address Strob） CAS：列地址触发信号 （Column Address Strob） SDWE：SDRAM写使能； SDCKE：SDRAM的时钟使能，时钟为SCLK； SDA10：SDRAM的地址10，负责SDRAM的刷新； LDQM：低32bit的屏蔽信号； HDQM：高32bit的屏蔽信号； SDRAM 命令 SDRAM 控制器提供下面命令： MRS – 模式寄存器设置； PRC – 预充电命令； Active：页激活（锁行地址）； Read：读操作； Write：写操作； REF ：刷新命令 SREF：刷新命令 BSTOP：Burst停止命令； 每个控制命令都是使用上述控制信号的进行编码组合而表示；而且每个命令都使用多个周期完成； MRS命令 MRS – 模式寄存器设置 只能有ID＝0的DSP完成； 用于对SDRAM进行参数的初始化，参数设置与SDRCON； MRS命令使用ADDR [13:0]作为数据输入（不使用数据线）； MRS 有两种设置顺序：针对不同厂家的SDRAM芯片； SDRCON Init Seq位选择； MRS 主要设置如下参数 : Burst length – TigerSHARC固定支持Full Page； Burst type – TigerSHARC固定支持sequential burst; Ltmode – latency mode (CAS latency); 由 SDRCON 编程(1-3 cycles) Read命令 Read命令的一个完整周期： 激活Page（锁行地址）； Read操作（锁列地址）； 结束操作BSTOP（Burst 停止，否则持续读整页) Read操作的命令格式： MSSD = low CAS = low RAS = high SDWE = high SDCKE = high Write命令 Write命令的一个完整周期： 激活Page（锁行地址）； Write操作（锁列地址）； 结束操作BSTOP（Burst 停止，否则持续读整页) Write操作的命令格式： MSSD = low CAS = low RAS = high SDWE = low SDCKE = high SDRAM 初始化 建议多片TS101的系统中进行如下SDRAM初始化： 由ID＝0的TS1