北邮数字逻辑期中及参考选编.docVIP

北京邮电大学 《数字电路与逻辑设计》期中考试试题 2015.4.11 班级 姓名 班内序号 题号 一 二 三 四 五 六 七 八 总成绩 分数 20 12 10 10 10 20 10 8 得分 注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。 一、（每题1分，共20分）判断（填√或×）、单项选择题 （请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。） 1．ECL逻辑门与TTL门相比，主要优点是抗干扰能力强。（ ╳ ） 2．CMOS门电路在使用时允许输入端悬空，并且悬空的输入端相当于输入逻辑“1”。( ╳ ) 3.若对4位二进制码(B3B2B1B0)进行奇校验编码，则校验位C= B3(B2(B1(B0(1。（ √ ） 4.根据表1-1，用CMOS4000系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电平匹配不存在问题（ √ ） 5. 根据表1-1，用CMOS4000系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电流驱动能力不存在问题（ ╳ ） 表1-1常用的TTL和CMOS门的典型参数 6．当时，必有两个最小项之和。（╳） 7. CMOS门电路的静态功耗很低，但在输入信号动态转换时会有较大的电流，工作频率越高，静态功耗越大。（╳） 8. 逻辑函数的表达式是不唯一的，但其标准的最小项之和的表达式是唯一的。（√） 9．用数据分配器加上门电路可以实现任意的逻辑函数。（ √ ） 10.格雷BCD码具有单位距离特性（任意两个相邻的编码之间仅有一位不同）且是无权代码。（√） 11．关于函数，下列说法中正确的有 B 。 A. 不存在冒险； B. 存在静态逻辑冒险，需要加冗余项和进行消除； C. 存在静态功能冒险，需要加冗余项和进行消除； D. 当输入ABCD从 0001→0100变化时存在静态逻辑冒险。 12.逻辑函数F=A⊕B和G=A⊙B满足关系? D???。? A. B. C. D. 13.若逻辑函数,,则 A 。 A. B.1 C. D. 14.若干个具有三态输出的电路输出端接到一点工作时，必须保证??B???。? A.任何时刻最多只能有一个电路处于高阻态，其余应处于工作态。 B.任何时刻最多只能有一个电路处于工作态，其余应处于高阻态。 C.任何时刻至少有一个电路处于高阻态，其余应处于工作态。 D.任何时刻至少有一个电路处于工作态，其余应处于高阻态。 15．可以用来传输连续变化的模拟信号的电路是 D 。 A. 三态输出的门电路。； B. 漏极开路的CMOS门电路； C. ECL门电路； D. CMOS传输门 16．逻辑表达式的对偶式为 B 。 A． B. C. D. 17．下列说法中正确的是 D 。 A．三态门的输出端可以直接并联，实现线或逻辑功能。 B. OC门的输出端可以直接并联，实现线或逻辑功能。 C．OD门的输出端可以直接并联，实现线或逻辑功能。 D．ECL门的输出端可以直接并联，实现线或逻辑功能。 18．某集成电路芯片，查手册知其最大输出低电平UOLmax=0.5V，最大输入低电平UILmax=0.8V，最小输出高电平UOHmin=2.7V，最小输入高电平UIHmin=2.0V，则其低电平噪声容限UNL和高电平噪声容限UNH分别是 C 。 A. 1.5V、2.2V B.2.2V、1.2V C. 0.3V、0.7V D.1.9V、1.5V 19．下列说法中不属于组合电路的特点的是 C 。 A. 组合电路由逻辑门构成； B. 组合电路不含记忆存储单元； C. 组合电路的输出到输入有反馈回路； D.任何时刻组合电路的输出只与当时的输入有关，而与电路过去的输入无关。 20．在图1-1的CMOS门电路中，输出为高电平的有 D 。 A. B. C. D. 图1-1 答案汇总： 1 2 3 4 5 6 7 8 9 10 ╳ ╳ √ √ ╳ ╳ ╳ √ √ √ 11 12 13 14 15 16 17 18 19 20 B D A B D B D C C D 二、（共12分）器件的内部电路如图2-1所示，