计算机组成与系统结构实验报告1.docVIP

评语: 课中检查完成的题号及题数： 课后完成的题号与题数： 成绩: 自评成绩: 95 实验报告 实验名称： 基于Verilog语言的运算器和存储器 设计与实现 日期： 2015.11.2 班级：学号： 2013302534 姓名： 杨添文 一、实验目的：2、 3、RAM 工作特性及数据的读写方法。 二、实验内容： 2、静态随机存储器实验。 三、项目要求及分析： 1、 要求：验证和实现运算器的数据运算功能。这些运算除了常规的加、减、乘、除等基本的算术运算之外,还包括能进行“逻辑判断”的逻辑处理能力,即“与”、“或”、“非”这样的基本逻辑运算以及数据的比较、移位等操作。 分析： （运算器原理图如下图所示 A 和暂存器B，三个部件同时接受来自A 和B 的数据，各部件对操作数进行何种运算由控制信号S3…S0来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU 的输出。如果是算术运算，还将置进位标志FC，在运算结果输出前，置ALU 零标志。 （ALU 和外围电路的连接如下图所示：（图中的小方框代表排针座） （ 运算类型 S3S2S1S0 功能 逻辑运算 0 0 0 0 F=A （直通） 0 0 0 1