EDA 第二章 VHDL语言应用基础2(描述语句)中.pptVIP

例 4. Component Instantiations 把已经设计好的设计实体称为一个元件或一个模块，它可以被高层次的设计引用。引用时就会用到元件声明和元件例化语句。二者缺一不可。 COMPONENT 元件实体名 PORT （元件端口信息）； END COMPONENT； 元件声明相当于对现成的设计实体进行封装，使其只留出外面的接口界面。 （1）元件声明 （2）元件例化 例化名：元件名 PORT MAP （端口列表） 其中例化名是必须存在的，它类似于标在当前系统中的一个插座名；而元件名则是准备在此插座上插入的、已定义好的元件； PORT MAP 是端口映射的意思；端口列表是把例化元件端口与连接实体端口连接起来。 端口列表的接口格式为： [例化元件端口=〉]连接实体端口 接口格式有三种格式： 一、名字关联方式 即保留例化元件端口=〉部分，这时为例化元件端口名与连接实体端口名的关联方式，其在PORT MAP 中的位置可以是任意的。 二、位置关联方式 即省去例化元件端口=〉部分，在PORT MAP 中只列出当前系统中的连接实体端口名即可，但要求连接实体端口名的与例化元件端口定义中的端口名一一对应。 三、混合关联方式 即上述两种