微处理器总线与时序.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * （17）TEST# 测试信号。由外部输入，低电平有效。 当CPU执行WAIT指令时(WAIT指令是用来使处理器与外部硬件同步)，每隔5个时钟周期对TEST进行一次测试，若测试到该信号无效，则CPU继续执行WAIT指令，即处于空闲等待状态；当CPU测到TEST输入为低电平时，则转而执行WAIT的下一条指令。由此可见，TEST对WAIT指令起到了监视的作用。 （18）MN/MX＃(Minimum/Maximum Mode Control)： 最大最小模式控制信号，输入。 MN/MX＃＝1（＋5V），CPU工作在最小模式。MN/MX＃＝0（接地），CPU则工作在最大模式。 （19）??GND 地。 （20) VCC 电源，接＋5V。 S2# S1# S0# CPU状态 8288命令 0 0 0 中断响应 INTA# 0 0 1 读I/O端口 IORC# 0 1 0 写I/O端口 IOWC# AIOWC# 0 1 1 暂停 无 1 0 0 取指令 MRDC# 1 0 1 读存储器 MRDC# 1 1 0 写存储器 MWTC# AMWC# 1 1 1 无作用 无 （2）LOCK# 封锁信号。 三态输出，低电平有效。LOCK有效时表示CPU不允许其它总线主控者占用总线。这个信号由软件设置。当在指令前加上LOCK前缀时，则在执行这条指令期间LOCK保持有效，即在此指令执行期间，CPU封锁其它主控者使用总线。 （3）QS1、QS0(Instruction Queue Status，最小模式为ALE、INTA#)： 指令队列状态信号，输出。QS1,QS0组合起来表示前一个时钟周期中指令队列的状态，以便从外部对芯片的测试。 QS1 QS0 编码含义 0 0 无操作 0 1 从队列中取第一个字节 1 0 队列已空 1 1 从队列中取后续字节 （4）RQ#/GT0# ，RQ#/GT1# (Request／Grant) 总线请求信号请求／允许信号。双向，低电平有效，当该信号为输入时表示其它主控者向CPU请求使用总线；当为输出时表示CPU对总线请求的响应信号。两条线可同时与两个主控者相连，同时,RQ#/GT0#优先级高于RQ#/GT1#。 8086最小模式下的基本配置 8088最小模式下的基本配置 总线操作 指令举例 0 0 1 0 读I/O接口 IN AL,DX 1 0 1 0 读存储器 MOV AX,[1000H] 0 1 0 1 写I/O接口 OUT DX,AL 1 1 0 1 写存储器 MOV [2000H],AL X 0 1 1 非法操作 无 X 1 0 0 非法操作 无 X 1 1 X 无读写操作 无 8086 读/写控制信号对应的总线操作类型 总线操作 0 1 0 中断响应 0 1 1 读I/O接口 1 1 0 写I/O接口 1 1 1 暂停 0 0 0 取指令 0 0 1 读存储器 1 0 0 写存储器 1 0 1 无操作 8088 读/写控制信号对应的总线操作类型 1．8282地址锁存器 8282用来作为地址锁存器，用ALE信号作为8282的选通脉冲STB输入，这样就能在总线周期的第一个时钟周期从地址/数据、地址/状态总线将地址信息锁存于8282中，从而保证了整个总线周期内存储器和I/O接口芯片能获得稳定的地址信息。 8286用作数据总线驱动器，其T端同 连接，用于控制数据传送方向，而 端同 要连接，以保证只在CPU需要访问存储器I/O端口时才允许数据通过8286。 2．8286总线收发器 T 操作 0 1 数据从A0～A7到B0～B7 0 0 数据从B0～B7到A0～A7 1 X A0～A7，B0～B7均三态 8086最大模式下的基本配置 8088最大模式下的基本配置 总线操作类型 8288命令信号 0 0 0 中断响应 0 0 1 读I/O端口 0 1 0 写I/O端口 、 0 1 1 暂停 无 1 0 1 取指令 1 0 1 读存储器 1 1 0 写存储器 、 1 1 1 无效状态 无 ， ， 总线周期状态信号用来指示当前总线周期所进行的操作类型 8288总线控制器 系统的复位和启动操作 总线操作 暂停操作 中断操作 总线保持或总线请求/允许操作 复位时各寄存器值 CPU复位时各寄存器值 内容