电磁兼容-第九章.ppt

? PCB上用IR（遥控）电路或突波吸收ESD静电抑制器抑制 瞬间高压 1层4层 1。加大地的泄放面积 保持地的完整：1.平整地：铺铜均匀，保持地的电阻值不变，互相之间水平状态（地平面平稳） 2。环绕地 数据线用地包围 3。地孔越多越好，并使每层地紧密连合一起 PCB Layout防护设计 环绕地 地孔越多越好，并使每层地紧密连合一起 PCB Layout防护设计 接地不仅涉及产品或系统的电气安全，而且关联着电磁兼容和其测量技术。良好的接地可以保护设备或系统的正常操作以及人身安全，可以消除各种电磁干扰和雷击，ESD等。所以接地设计是非常重要的，但也是难度较大的课题。 地线的种类很多，有逻辑地、信号地、屏蔽地、保护地、数字信号地、模拟信号地、接机壳体的地、地线的布置、还要注意接地线在各种不同频率下的阻抗等，接地的方式也可分单点接地、多点接地、混合接地和悬浮地等。理想的接地面应为零电位，各接地点之间无电位差。但实际上，任何“地”或接地线都有电阻。 当有电流通过时，就会产生压降，使地线上的电位不为零，两个接地点之间就会存在地电压。当电路多点接地，并有高速信号层(信号线)通过时，就将构成地环路干扰电压。 因此，接地技术十分讲究，如信号接地与电源接地要分开，复杂电路采用多点接地和公共地等。 1.低功率PCB布线要点: 提起PCB布线，许多工程技术人员都知道一个传统的经验：正面横向走线、反面纵向走线，横平竖直，既美观又短捷；还有个传统经验是：只要空间允许，走线越粗越好。可以明确地说，这些经验在注重ESD的今天已淘汰。 要使单片机系统有良好的ESD性能，PCB设计十分关键。 一个具有良好,ESD性能的PCB，必须按高频电路来设计??这是反传统的。 PCB Layout防护设计 单片机系统按高频电路来设计PCB的理由在于：尽管单片机系统大部分电路的工作频率并不高，但是EMI的频率是高的，ESD测试的模拟干扰频率也是高的[8KV]。要有效抑制EMI，顺利通过ESD测试，PCB的设计必须考虑高频电路的特点。 （1）要有良好的地线层。良好的地线层处处等电位，不会产生共模电阻偶合，也不会经地线形成环流产生天线效应；良好的地线层能使静电放电以最短的路径进入地线而消失。建立良好的地线层最好的方法是采用多层板，一层专门用作线地层；如果只能用双面板，应当尽量从正面走线，反面用作地线层，不得已才从反面过线。 （2）保持足够的距离。对于可能出现ESD 耦合或幅射的两根线或两组或 要保持足够的距离，如滤波器的输入与输出、光偶的输入与输出、交流电源线与弱信号线等。 （3）长线加低通滤波器。走线尽量短捷，不得已走的长线应当在合理的位置插入C、ESD静电抑制器，RC或LC低通滤波器。 （4）除了地线，能用细线的不要用粗线。因为PCB上的每一根走线既是有用信号的载体，又是接收幅射干扰的干线，走线越长、越粗，天线效应越强。 2.高频电路设计的要点： PCB Layout防护设计 Power ESD Layout技术: 无论是信息技术设备还是无线电电子、电气产品，都要有电源供电。 电源有外电源和内电源之分，电源是典型的也是危害严重的电磁干扰源。如电网的冲击，尖峰电压可高达千伏以上，会给设备或系统带来毁灭性的破坏。 另外，电源线是干扰信号侵入设备的主要途径。因此，电源系统，特别是开关电源的ESD设计，是产品设计的重要环节。其措施多种多样，诸如供电电缆直接从电网总闸引出，电网引出的交流经稳压、低通滤波、电源变压器绕组间的隔离、屏蔽以及浪涌抑制和过压过流保护，ESD静电抑制器等。 采用多层板，专门灌一层Power 层。 PCB Layout防护设计 1.Power PCB Layout ESD要点: * Power层 PCB Layout防护设计 ESD基本可编程逻辑单元 查找表（LUT） 寄存器（Register） 带同步/异步复位和置位 时钟使能的触发器锁存器） 软件刷新 纠正 受ESD影响原因：驱动电路程序被ESD打乱 出现花屏，白屏，声音不正常。 解决方案： 改变软件(驱动IC)刷新频率 ，寄存器刷新。 软件刷新 纠正 CPLD 基本可编程逻辑单元 ESD软件设计 FPGA 可编程输入/输出单元 嵌入式块RAM 丰富的布线资源 底层嵌入功能单元 内嵌专用硬核 可编程单元 基本逻辑单元 布线池；布线矩阵 JTAG编程模块 全局时钟；全局使能 全局复位/置位单元 ESD基本可编程逻辑单元 查找表（LUT） 寄存器（Register） 带同步/异步复位和置位 时钟使能的触发器锁存器） 软件刷新 纠正 受ESD影响原因：驱动电路程序被ESD打乱 出现花屏，白屏，声音不正常。