Verilog HDL()培训教程文件.pptVIP

Verilog HDL入门 黄秋萍 苏州大学 电子信息学院 2011年8月 两点建议 参考书目 前言 Verilog HDL 作用 :数字设计的建模和仿真 Verilog HDL : 1995年成为IEEE标准 VHDL：1987年成为IEEE标准 Verilog HDL与VHDL区别 VHDL(VHSIC Hardware Description Language) VHSIC(Very High Speed Integrated Circuit) 自顶向下(Top-Down)设计思想 用Top-Down设计方法为RISC-CPU划分模块 HDL设计流程图 3-8译码器真值表 3-8译码器符号图 3-8译码器状态方程 3-8译码器逻辑图 3-8译码器波形图 3-8译码器 verilog HDL结构描述 3-8译码器 verilog HDL数据流描述 3-8译码器 verilog HDL行为描述 3-8译码器波形图 3-8译码器VHDL参考程序 3-8译码器VHDL参考程序 第1章 简介 1.1 什么是Verilog HDL ? 三种主要建模方式 行为 数据流 结构 1.2 历史 1.3 主要能力 Verilog HDL有两类数据类型:线网和寄存器 线网:表示器件间的物理连线 寄存器:数据存储元件