Verilog编程培训教程文件.pptVIP

第2章 初识Verilog HDL 第2章　初识Verilog HDL 2.1 Verilog HDL的设计方法 2.2 Verilog HDL中的模块及其描述方式 2.3 Verilog HDL设计流程 2.1 Verilog HDL的设计方法 　　Verilog HDL的设计方法归纳起来主要有两种：自下而上(Bottom-Up)的设计方法与自上而下(Top-Down)的设计方法。另外，还可根据实际情况，利用这两种方法的组合进行综合设计，即综合设计方法。 2.1.1 自下而上(Bottom-Up)的设计方法 　　方法的步骤自下而上的设计方法是一种传统的电子系统设计方法，它的主要步骤是：首先根据系统要求编制技术规格书，并画出系统控制流程图；然后依照技术规格书和系统控制流程图，对系统的功能进行细化，合理划分功能模块，并画出系统的功能框图；接着进行各功能模块的细化和电路设计；当各功能模块电路设计、调试完成后，将各功能模块连接起来进行全系统的调试。其具体流程如图2.1所示。 图2.1 自下而上设计 　　自下而上的设计方法常用于原理图设计中，它的优点是： 　　(1) 设计人员对于用这种方法进行设计比较熟悉。 　　(2) 实现各个子块电路所需的时间较短。 　　但这种设计方法也有许多不足之处，具体表现为： 　　(1) 一般来说采用这种设计方法，容易造成对系统的整体功能