VHDL语言教程培训教程文件.ppt

3 VHDL语言 优点： HDL设计的电路能获得非常抽象级的描述。如基于RTL(Register Transfer Level)描述的IC，可用于不同的工艺。 HDL设计的电路，在设计的前期，就可以完成电路的功能级的验证。 HDL设计的电路类似于计算机编程。 IEEE预定义标准逻辑位与矢量 属性 运算符 3.2 VHDL基本结构 3.2.1 实体（Entity） 3.2.2 结构体 (Architecture) 3.2.3 库、程序包的调用 LIBRARY IEEE; USE IEEE.Std_Logic_1164.ALL； 3.3 VHDL语句 并行信号赋值语句 条件信号赋值语句 进程的工作原理 进程与时钟 进程的启动 进程注意事项： 元件例化语句 3.3.2 顺序语句 赋值语句 3.4.3 状态机的容错设计 3.4.4 状态机设计与寄存器 8位奇偶校验电路 含异步清0和同步时钟使能的4位加法计数器 键盘消抖电路： 3.6.1 仿真激励信号的产生 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY ADDER4 IS PORT ( a, b : IN INTEGER