CPLD可编程数字信号发生器实验.doc

课程: 通信原理 CPLD可编程数字信号发生器 实验报告 系 电子信息与计算机科学系 专业 电子信息科学与技术 班级 姓名 学号 指导教师 实验地点 学年学期 一、实验目的 1、熟悉各种时钟信号的特点及波形。 2、熟悉各种数字信号的特点及波形。 实验内容 1、熟悉CPLD可编程信号发生器各测量点波形。 2、测量并分析各测量点波形及数据。 实验模块 1、通信原理 0 号模块 一块 2、示波器 一台 实验原理 CPLD可编程模块用来产生实验系统所需要的各种时钟信号和各种数字信号。它由CPLD可编程器件ALTERA公司的EPM240T100C5、下载接口电路和一块晶振组成。晶振JZ1用来产生系统内的32.768MHz主时钟。本实验要求参加实验者了解这些信号的产生方法、工作原理以及测量方法，才可通过CPLD可编程器件的二次开发生成这些信号，理论联系实验，提高实际操作能力。 1、CPLD数字信号发生器，包括以下五个部分： ① 时钟信号产生电路； ② 伪随机码产生电路； ③ 帧同步信号产生电路； ④ NRZ码复用电路及码选信号产生电路； ⑤ 终端接收解复用电路。 2、24位NRZ码产生电路 本单元产生NRZ信号，信号速率可根据输入时钟不同自行选择，帧结构如下图所示。帧长为24位，其中首位无定义，第2位到第8位是帧同步码（7位巴克码1110010），另外16路为2路数据信号，每路8位。此NRZ信号为集中插入帧同步码时分复用信号。LED亮状态表示1码，熄状态表示0码。 实验步骤 1、观测时钟信号输出波形。 信号源输出两组时钟信号，对应输出点为“CLK1”和“CLK2”，拨码开关S4的作用是改变第一组时钟“CLK1”的输出频率，拨码开关S5的作用是改变第二组时钟“CLK2”的输出频率。拨码开关拨上为1，拨下为0，拨码开关和时钟的对应关系如下表所示 拨码开关 时钟 拨码开关 时钟 0000 32.768M 1000 128K 0001 16.384M 1001 64K 0010 8.192M 1010 32K 0011 4.096M 1011 16K 0100 2.048M 1100 8K 0101 1.024M 1101 4K 0110 512K 1110 2K 0111 256K 1111 1K 表1-2 按如下方式连接示波器和测试点： 示波器通道 目标测试点 说明 通道１ CLK1 时钟信号1 通道２ CLK2 时钟信号2 启动仿真开关，开启各模块的电源开关。 1）根据表1-2改变S4，用示波器观测第一组时钟信号“CLK1”的输出波形； 2）根据表1-2改变S5，用示波器观测第二组时钟信号“CLK2”的输出波形。S4 : 0111 S5: 0110 2、用示波器观测帧同步信号输出波形。 信号源提供脉冲编码调制的帧同步信号，在点“FS”输出，一般时钟设置为2.048M、256K，在后面的实验中有用到。 按如下方式连接示波器和测试点： 示波器通道 目标测试点 说明 通道１ FS 帧同步信号 启动仿真开关，开启各模块的电源开关。 将拨码开关S4分别设置为“0100”、“0111”或别的数字，用示波器观测“FS”的输出波形。 0111 3、用示波器观测伪随机信号输出波形 伪随机信号码型为111100010011010，码速率和第一组时钟速率相同，由S4控制。 按如下方式连接示波器和测试点： 示波器通道 目标测试点 说明 通道１ PN PN序列 启动仿真开关，开启各模块的电源开关。 根据表1-2改变S4，用示波器观测“PN”的输出波形。 4、观测NRZ码输出波形 信号源提供24位NRZ码，码型由拨码开关S1，S2，S3控制，码速率和第二组时钟速率相同，由S5控制。 按如下方式连接示波器和测试点： 示波器通道 目标测试点 说明 通道１ PN PN序列 启动仿真开关，开启各模块的电源开关。 将拨码开关S1，S2，S3设置为11001100，S5设为“1010”，用示波器观测“NRZ”输