MiniSys-1A指令系统+体系结构(13年8月版).doc

MiniSys-1A CPU结构 MiniSys-1A CPU体系结构 一个CPU的设计可以从指令集的设计开始，比如酷睿，安腾，ARM等CPU都设计有自己的指令集，也可以借鉴其他的指令集，如我国的龙芯就采用的MIPS指令集，AMD的弈龙也是在x86指令集基础上发展起来的。而要设计的MiniSys-1A CPU是MiniSys CPU的升级版本，它也是一种RISC结构的32位CPU，在体系结构上主要借鉴了MIPS CPU，包括其寄存器组织方式以及指令集等，但也根据需要有一些自己的定义。具体实现参考了同为MIPS类 CPU设计的参考文献[1]和[13]中有关内容。MiniSys-1A CPU内部拥有32个32位通用寄存器、一个32位指令指针寄存器PC，2个用于存放乘除法结果的寄存器（HI，LO），所有指令均采用32位等长指令，除LB、LBU、LH、LHU、LW、SB、SH、SW指令以外，其他任何指令均不对存储器操作。 根据指令在CPU中执行的流程，将指令在CPU中的执行过程分成四个基本步骤：取指、译码、执行和回写（或取数/存数）。取指步骤负责从指令存储器中获取下一条指令，译码步骤负责解析指令，提供运算需要的存放在寄存器中的数据以及各类控制信号，执行步骤负责计算，回写步骤负责将计算过的结果写回到相应的寄存器。只有LB、LBU、LH、LHU、LW、指令才有取数步骤（即从内存中读入数据），此时执行单元负责计算数据所在内存单元的地址，而存数步骤只有SB、SH、SW指令才有，由执行单元负责计算待存数据在内存中的地址。 按照以上的四个步骤，整个CPU的内部功能被划分成5个基本单元：取指单元、译码单元、控制单元、执行单元和存储单元。其中，取指单元负责从指令存储器获取指令；译码单元主要负责从寄存器获取操作数和将运算结果回写到寄存器，它实际上包含了译码和回写两个步骤；而控制单元则完成上述译码步骤中解析指令和提供控制信号的功能；执行单元负责算术、逻辑运算，并负责计算与存储器操作有关的地址；存储单元负责取数或存数的步骤，即该单元负责存取数据存储器。 MiniSys-1A CPU的寄存器组 参照MIPS CPU的设计，MiniSys-1A CPU也设计了32个32位的通用寄存器，1个32位的指令指针寄存器PC, 2个用于存放乘除法结果的寄存器（HI，LO）。MiniSys-1A CPU的指令采用等长的32位（4字节）指令，所以在没有执行转移指令的情况下，PC值会在每个指令获取之后被加4，如果执行转移指令且需要转移，则根据转移的目的地址修改PC值。PC寄存器对用户是透明的。 通常设计寄存器组的时候，都会对每个通用寄存器规定一些约定用途，以方便使用。MiniSys-1A CPU的32个通用寄存器基本按照MIPS寄存器组的组织方式和约定，根据设计的需要，稍微做了一些调整，如表2.2所示。 表2.2 MiniSys-1A CPU的32个通用寄存器及其约定 寄存器名 寄存器号 约 定 用 途 $zero 0 常数0，该寄存器永远只返回0。 $at 1 用做汇编器的暂时变量用来存放一个子程序(函数)的非浮点运算的结果或返回值。子程序(函数)调用参数暂时变量，子程序(函数)使用时不保存子寄存器。子程序(函数)必须在返回之前恢复这些寄存器的值没有变化。暂时变量，子程序(函数)使用时不保存子寄存器。子寄存器。子程序(函数)的返回。编译器程序员必须注意的是，当调用一个子时，这些寄存器中的值。add, addu, addi, addiu, sub, subu, mul, mult, multu, div, divu。 逻辑运算指令：完成2个操作数的逻辑运算和移位，如and, andi, or, ori, xor, xori, nor, sll, srl, sra, sllv, srlv, srav。 数据传送指令：完成对数据存储器的读写或将立即数传到一个寄存器，如lb, lbu, lh, lhu, lw, sb, sh, sw, mfhi, mflo, mthi, mtlo, lui。 条件转移指令：完成对操作数的分支条件进行判断，满足条件则转移到目标地址运行，否则顺序运行下一地址指令，如beq, bne, slt, slti, sltu, sltiu, bgez, bgtz, blez, bltz, bzezal, bltzal。 无条件转移指令：转移到目标地址执行，通常跳转范围比条件转移指令大，如j, jr, jal, jalr。 异常指令：与异常相关的一些指令，如break, syscall。 特权指令：需在系统态才能执行的指令，eret，mfc0, mtc0。 从指令格式上分，MiniSys-1A的指令被划分为三类，R-类型、I-类型和J-