SlaveFIFO笔记.doc

CY7C68013A Slave FIFO 相关的寄存器说明 Slave FIFO 固件需要设置的相关寄存器 IFCONFIG EPxFIFOPFH/L PINFLAGSAB PORTACFG PINFLAGSCD INPKTEND FIFORESET FIFOPINPOLAR EPxCFG EPxFIFOBCH:L EPxFIFOCFG EPxAUTOINLENH:L EPxBCH:L  REVCTL (bits 0 and 1 must be initialized to 1 for operation as described in this chapter) 一. CPUCS（E600）CPU控制和状态寄存器 bit b7 b6 b5 b4 b3 b2 b1 b0 name 0 0 PORTCSTB CLKSPD1 CLKSPD0 CLKINV CLKOE 8051RES r/w r r rw rw rw rw rw r default 0 0 0 0 0 0 1 0 PORTCSTB：128脚或100脚的RD，WR输出使能； CLKSPD[1:0]：8051CPU频率选择， CLKSPD[1:0] 00 01 10 11 CPU频率 12MHz 24MHz 48MHz Reserved CLKINV：CLKOUT反相； CLKOE： CLKOUT输出使能； 8051RES: 位为1来复位EZ-USB的8051 CPU。 二. REVCTL(E60B) 芯片修订版本控制 bit b7 b6 b5 b4 b3 b2 b1 b0 name 0 0 0 0 0 0 DYN_OUT ENH_PKT r/w r r r r r r rw rw default 0 0 0 0 0 0 0 0 Cypress推荐设置DYN_OUT=1和ENH_PKT=1， DYN_OUT=1和ENH_PKT=1时，the FIFO cannot accept the OUT data； DYN_OUT=0和ENH_PKT=0时，the FIFO cannot be reset well sometimes。 1. DYN_OUT：Disable Auto-Arming EPx at the 0-1 transition of AUTOOUT DYN_OUT=0，the core automatically arms the endpoints when AUTOOUT is switched from 0 to 1 DYN_OUT=1，the core disables auto-arming of the endpoints when AUTOOUT transitions from 0 to 1. This feature allows CPU intervention when switching between AUTO and Manual mode without having to reset the endpoint. 2. ENH_PKT: CPU处理数据包的能力 ENH_PKT=0时，CPU可对OUT数据包和IN数据包的操作 ENH_PKT=0 Skip Commit Edit/Source Out packets 1 1 0 In packets 0 1 1 ENH_PKT=1时，CPU可对OUT数据包和IN数据包的操作 ENH_PKT=1 Skip Commit Edit/Source Out packets 1 1 1 In packets 1 1 1 ENH_PKT=1时, EPxBCH和 EPxBCL=0x80不能用于清空OUT端点缓冲区，只能用OUTPKTEND寄存器清空 OUT端点缓冲区。 三. IFCONFIG（E601）：接口配置寄存器 bit b7 b6 b5 b4 b3 b2 b1 b0 name IFCLKSCR 30/40MHz IFCLKOE IFCLKPOL ASYNC GSTATE IFCFG1 IFCFG0 r/w rw rw rw rw rw rw rw rw default 1 1 0 0 0 0 0 0 IFCLKSRC：FIFO时钟内部/外部时钟源选择，0--外部时钟源，1--内部时钟源。 30/48MHZ：当IFCLKSRC=1时，选择30MHz/48MHz内部时钟频率，0--IFCLK 30MHz，1--IFCLK 48MHz。 IFCLKOE：当IFCLKSRC=1时，IFCLK时钟输出使能，0--关闭，1--打开。 IFCLKPOL：IFCLK输出反转使能，0--正常，1--反转。 ASYNC：S