电子科大集成电路原理实验报告-CMOS模拟集成电路设计与仿真标准实验报告.docVIP

电子科技大学微电子与固体电子学院 集成电路原理与设计 CMOS模拟集成电路设计与仿真 电 子 科 技 大 学 实 验 报 告 实验地点：211楼606 实验时间：2014.6.7 一、实验室名称：微电子技术实验室 二、实验项目名称：CMOS模拟集成电路设计与仿真 三、实验学时：4 四、实验原理 参照实验指导书。 五、实验目的 本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置，为IC设计性实验。其目的在于： ( 根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路设计，掌握基本的IC设计技巧。 ( 学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行电路的模拟仿真。 UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。 2、 设计一个运算放大器电路，要求其增益大于40dB, 相位裕度大于60o，功耗小于10mW。 3、根据设计指标要求，选取、确定适合的电路结构，并进行计算分析。 4、电路的仿真与分析，重点进行直流工作点、交流AC分析、瞬态Trans分析、建立时间小信号特性和压摆率大信号分析，能熟练掌握各种分析的参数设置方法。 5、电路性能的优化与器件参数调试，要求达到预定的技术指标。 6、整理仿真数据与曲线图表，撰写并提交实验报告。 计算步骤如下：参见模拟）额定功耗和计算电路电流以及，相关试验得到pmos，nmos的th和kλ，得到m6m8，m9宽长比并计算密勒电容c 通过cmr计算4和m0的宽长比 c求出2和m5宽长比 由m6，m8的Ids电流计算7宽长比 进行电路仿真，观察电路是否符合各方面要求 由相关参数进行修改及c。 图中mos管依次为： M2，M5， M9，M6，M8 图中参数分别为：l=400n， W4=w0=1.7u,w2=w5=20u,w6=2.3u,w9=800n,w10=400n,w7=80u,w8=48u 本次测试得到放大倍数达到65db以上，相位裕度48度，功耗6mw左右，达到了设计标准。 十、实验结论： 通过这次实验，学习并掌握国际流行的EDA仿真软件Cadence的使用方法，完成了运算放大器集成电路的设计，并进行了优化仿真，其难点是电路结构设计和参数优化。 十一、总结及心得体会： 通过这次实验，学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行了运放电路的设计与仿真。综合运用课程所学知识自主完成相应的模拟集成电路设计，掌握了基本的模拟IC设计技巧。为今后从事科研、开发工作打下良好基础。 十二、对本实验过程及方法、手段的改进建议： 无 报告评分： 指导教师签字： 5