TMDS协议.docVIP

1 概述 1.1 连接结构 图1 TMDS连接结构 数据流中包含了像素和控制数据，发送器在任何给定的输入时钟周期，到底是编码像素数据还是控制数据取决于数据使能信号DE，DE有效时，指示像素数据要被发送，注意，当发送像素数据的时候，忽略控制数据，反之，发送控制数据的时候，忽略像素数据。在接收端，恢复的像素（控制）数据仅在DE有效（无效）时才传输。 我们把DE有效期间，成为像素数据有效期间，就是说这段时间发送的是有效像素数据。DE无效期间，成为发送空间隙期间，这段时间发送的数据不包括有效像素数据，仅仅是控制信号。 发送端有3个一模一样的编码器，每个编码器的输入是2个控制信号和8bit的像素数据。依照DE的状态，编码器将按照两个控制信号的状态或8bit像素数据产生10bit的TMDS字符。每个解码器输出是一个连续的串行TMDS字符流。 1.2 时钟 TMDS时钟通道的时钟频率就是字符速率，接收器利用这个时钟，产生用于串行流接收的位采样时钟，由于要求能容忍信号畸变，所以期望每个数据通道的位采样时钟的相位能够单独调整。 1.3 同步 TMDS接收器必须能在串行数据流中确定字符边界。一旦所有的数据通道字符边界被建立，我们就说，此时接收器与数据流同步并可以从数据通道中接收TMDS字符加以译码。TMDS数据流提供周期性的提示用于解码同步。 用来作为像素数据的TMDS字符包含5个或更少的跳变，而用来作为控制数据的TMDS字符包含7个或更多的跳变。在空期间传送的多跳变内容形成解码端的字符边界的基础，这些字符在串行数据流中个体不是独一无二，但它们足够相似，使得，在发送空间隙期间，解码器它们可以唯一地检测出它们连续的存在。 1.4 编码 TMDS数据通道传送的是一个连续的10bit TMDS字符流，在空期间，传送4个有显著特征的字符，它们直接对应编码器的2个控制信号的4个可能的状态。在数据有效期间，10bit的字符包含8bit的像素数据，编码的字符提供近似的DC平衡，并最少化数据流的跳变次数，对有效像素数据的编码处理可以认为有两个阶段：第一个阶段是依据输入的8bit像素数据产生跳变最少的9bit代码字；第二阶段是产生一个10bit的代码字，最终的TMDS字符，将维持发送字符总体的DC平衡。 编码器在第一个阶段产生的9bit代码字由“8bit” + “1bit”组成，“8bit”反映输入的8bit数据位的跳变，“1bit”表示用来描述跳变的两个方法中哪一个被使用，无论哪种方法，输出的最低位都会与输入的最低位相匹配。用一个建立的初值，输出字的余下7bit的产生是按照顺序将输入的每一位与前一导出的位进行XOR或NOR（XNOR）。使用XOR还是XNOR要看哪个方法使得编码结果包含最少的跳变，代码字的第9位用来表示导出输出代码是使用XOR还是XNOR，这9bit代码字的解码方法很简单，就是相邻位的XOR或XNOR操作。从解码输入到解码器输出最低位不改变。 在有效数据期间，编码器执行使传输的数据流维持近似的DC平衡处理，这是通过选择性地反转第一阶段产生的9bit代码中的8bit数据位来实现的，第10bit被加到代码字上，表示是否进行了反转处理，编码器是基于跟踪发送流中1和0个数的不一致以及当前代码字1和0的数目来确定什么时候反转下一个TMDS字符。如果太多的1被发送，且输入包含的1多于0，则代码字反转，这个发送端的动态编码决定在接收端可以很简单地解码出来，方法是以TMDS字符的第10bit决定是否对输入代码进行反转。 1.5 双连接结构 TMDS连接结构的数据通道数目的选择主要基于下面两点考虑：一是视频数据要求的带宽，二是对每个像素的R、G、B分量，每个分量对应于一个通道，从而使得逻辑简单。在这里双TMDS链路等同于使用6个数据通道共享一个时钟通道，这样使得接口带宽加倍。对于这个配置，第一个数据链路传输奇数像素点，而第二个数据链路传输偶数像素点。每一行的第一个像素是奇数像素，即为像素1。 2 编码 2.1 通道映射 单链路TMDS发送器由三个相同的编码器组成，如图2，2个控制信号和8bit像素数据映射到每个编码器，双链路发送器增加了三个数据通道，如图3，双链路配置在第一个链路上发送每行的奇像素，在第二个链路上发送每行的偶像素，每一行的第一个像素是奇数像素，即为像素1。 图2 单链路TMDS通道映射 除了行同步HS和场同步VS外，其它控制信号的作用并没有定义，在发送器的输入端，控制信号CTL1、CLT2、CTL3必须保持逻辑低电平，推荐CTL0也保持逻辑低电平，由于历史原因，某些发送器芯片可以通过CTL0传递一个控制信号，如果这么做，仅需要满足一个条件：这个信号发生在单像素输入时钟的奇边缘或偶边缘。当链路有效的时候，在奇偶之