第五章 时序逻辑电路要点.pptVIP

第五章 时序逻辑电路 5.1 概 述 5.2 时序逻辑电路的分析方法 5.3 若干常用的时序逻辑电路 5.4 时序电路的设计方法 本章要求 (二) 同步十进制计数器 驱动方程 状态方程 T0=1 T1=Q0 Q3 T2=Q0Q1 T3=Q0Q1Q2 + Q0Q3 　 Q0n+1= Q0 Q1n+1 =Q0Q1Q3+ Q0Q3Q1 Q2n+1 =Q0Q1Q2+ Q0Q1Q2 Q3n+1 =(Q0Q1Q2+Q0Q3)Q3+(Q0Q1Q2+Q0Q3)Q3 由T触发器构成，在二进制加法计数器基础上改造得到。 　状态转换表 状态转换图 能否自启动？ 答案：能自启动。 同步十进制加法计数器74LS160 与74161的功能表相同 功能表 0 × × × × 置零 预置数 × 1 1 0 1 保持 × 1 1 × 0 保持(但C=0) 计数 0 1 × × 1 1 1 1 CP RD LD EP ET 工作状态 单时钟同步十进制可逆计数器74LS190 作加法计数 作减法计数 二、异步计数器 1.异步二进制计数器 触发器输出端状态的建立要比CP下降沿滞后一个传输延迟时间 加法计数器 减法计数器 2.异步十进制计数器 J0=K0=1 J1=Q3 K2=1 J2=K2=1 J3=Q1Q2 K3=1 驱动方程： 状态方程与时钟条件： Q0n+1=Q0 (CP0) Q1n+1=Q3Q1 (CP1=Q0) Q2n+1=Q2 (CP2=Q1) Q3n+1=Q1Q2Q3 (CP3=Q0) 时序图 异步计数器的特点： 1. 结构简单。 2. 工作速度慢 (各级触发器是串行进位方式连接) 。 3. 二-五-十进制计数器74LS290 简介 从CP0输入计数脉冲，从Q0输出，得到二进制计数器； 从CP1输入计数脉冲，从Q3 Q2 Q1 输出，得到五进制计数器； 将CP1与Q0相连，从CP0输入计数脉冲，从Q3 Q2 Q1 Q0输出，得到十进制计数器； 功能说明 异步置0 端 R01 R02 异步置9 端 S91 S92 功能说明 1 1 × 0 0 × 异步置0 1 1 异步置9 计 数 × 0 0 × × 0 0 × 0 × × 0 × 0 0 × 0 × × 0 逻辑符号 用作十进制时的连线 CP0 CP1 R01 R02 S92 S91 74LS290 Q3Q2Q1Q0 CP0 CP1 R01 R02 S92 S91 74LS290 Q3Q2Q1Q0 同步置数 异步 清零 六进制 计数器 七进制 计数器 三、任意进制计数器的构成方法 清零端 置数端 [例]利用EWB观察同步和异步归零的区别。 用 N 进制计数器构成 M 进制计数器 (一) MN 的情况 (同步/异步) 注意： M进制计数器用异步归零存在一个极短暂的过渡状态SM。 1.用异步清零端或置数端归零构成M进制计数器 步骤: 1.写出状态 SM 的二进制代码； 2.求归零逻辑，即求异步清零端或置数端信号的逻辑表达式； 3.画连线图。 2.用同步清零端或置数端归零构成M进制计数器 步骤: 1.写出状态 SM -1的二进制代码； 2.求归零逻辑，即求同步清零端或置数端信号的逻辑表达式； 3.画连线图。 设计方法 S0 S1 S2 SM-1 SM /0 /0 /0 /1 S0 S1 S2 SM-1 /0 /0 /1 例1. 用74LS163来构成一个十二进制计数器。 (3)画连线图。 SM-1＝S12-1＝S11＝1011 (2)求归零逻辑； D0～D3可随意处理 D0～D3必须都接0 (1)写出状态SM-1的二进制代码； 74LS163--同步清零，同步置数。 计数输入 74163 Q0 Q1 Q2 Q3 D0 D1 D2 D3 RD CP EP LD ET C 1 CP 1 解： 74163 Q0 Q1 Q2 Q3 D0 D1 D2 D3 RD CP EP LD ET C 1 CP 1 计数输入 例2. 利用十进制计数器74160构成同步六进制计数器。 解： (1) 写出状态 SM 的二进制代码 (2) 求归零逻辑表达式 (3) 画连线图 74160 Q0 Q1 Q2 Q3 D0 D1 D2 D3 RD CP EP LD ET C 1 CP 1 计数输入 进位输出 74LS160--异步清零，同步置数。 1.利用异步清零端 (1) 写出状态 SM-1 的二进制代码 (2) 求归零逻辑表达式 (3) 画连线图 74LS160