14第二章-12(3.30).pptVIP

场氧隔离的硅栅n阱CMOS剖面图 2. 形成反型层的条件 半导体表面处的电位称为表面电势，用Vs表示。 费米势VF描述半导体体内本征费米能级和费米能级之差。 设p型半导体电势为0。 2.6.3 阈值电压 阈值电压也称开启电压，是MOSFET的重要参数之一。 其定义是使栅下的衬底表面开始发生强反型时的栅极电压，记为VT。 外加栅压由三部分组成： （1）平带电压 ； （2）栅氧化层上产生的电压降 ； （3）降在半导体表面的耗尽层上Vs = 2VF 。 影响阈值电压的因素： 栅电极材料Vms 不同栅电极材料与硅衬底之间的功函数差不同。（功函数差Vms：费米能级上的电子形成自由电子需要的能量E0-EF。） 先进的CMOS工艺中，NMOS和PMOS器件分别采用n+和p+硅栅，这样有利于NMOS和PMOS的阈值电压对称。 2.栅氧化层 栅氧化层的质量和厚度都会影响阈值电压。通过严格控制栅氧化层质量，可以减少氧化层中的可动电荷，可以减小阈值电压的漂移。 增大栅氧化层的厚度将增大阈值电压。在MOS集成电路中，就是利用厚的场氧化层实现器件之间的隔离，因为厚氧化层的场区对应较大的阈值电压，使其下面的半导体表面不易反型。 3.衬底掺杂浓度 阈值电压公式中的后两项叫本征阈值，这是理想MOS器件的阈值电压。提高衬底的掺杂浓度可以提高本征阈值。 在MOS工艺中，一般都用离子注入调节阈值电压。由于只有沟道表面的杂质浓度对表面耗尽层电荷有贡献，因此可以用离子注入提高沟道表面的掺杂浓度，这样可以在不影响其他性能前提下得到合适的阈值电压。 当VGVT时： 当电压VG达到阈值电压VT时，表面发生强反型后，如果继续增大VG，则半导体内感生电荷的变化主要是反型层载流子的增加。 发生反型后，因为反型层中积累的载流子屏蔽了外电场的作用，多子不再排斥，耗尽层电荷和表面势基本不再变化，xd不变，只有反型层载流子电荷随电压VG增加而增加。 2.6.4 MOSFET的电流－电压特性（VGVT) 线性区：OA段 当VDS较小时，整个沟道长度范围内的电势都近似为0，栅极与沟道之间的电势差在沟道各点处近似相等，因此沟道中各点的自由载流子浓度近似相等。 沟道就像一个其电阻值与VDS无关的固定电阻，故ID与VDS成线性关系。 非饱和区（过渡区）：AB段 随着VDS增大，沟道中载流子浓度将随栅极与沟道之间电势差的减小而减小，因此沟道厚度就将随着向漏极靠近而逐渐减薄，故使沟道电阻增大。 当VDS增大到夹断电压VDsat时，沟道厚度在漏极处减薄到0，沟道在漏极消失，沟道被夹断。B点代表沟道开始夹断时的工作状态，称为过渡区。 饱和区：BC段 当VDSVDsat时，沟道夹断点向源区方向移动，在沟道与漏区之间隔着一段耗尽区。 当沟道内的载流子到达沟道端头的耗尽区边界时，将立即被耗尽区内的强电场扫入漏区，此时，载流子在耗尽区内的漂移速度达到了饱和速度，不再随电场的增大而增大，所以ID不随VDS增大而增大，故称为饱和区。 击穿区：CD段 当VDS增大到漏源击穿电压BVDS的值时，反向偏置的漏PN结会因雪崩倍增效应而发生击穿，或在源区和漏区之间发生穿通，这时，ID将迅速上升，称为击穿区。 亚阈区： 当栅压低于阈值电压，即VGVT时，虽然没有形成显著的导电通道，但在实际的MOSFET中，由于半导体表面呈弱反型，漏电流IDS并不为0，而是按指数规律随栅压变化。 通常称此电流为弱反型电流或亚阈值电流，主要由载流子的扩散引起。 2.6.5 衬底偏置效应 当衬底外加衬底偏压VBS后，MOSFET的特性将发生变化，这些变化称为衬底偏置效应，或体效应。 为了保证源-衬底与漏-衬底间的pn结反向偏置，对于n沟道器件，衬底通常接负偏压，对于p沟道器件衬底接正偏压。 体效应（衬底偏置效应）对半导体器件的影响： （1）有些情况需要减小体效应，因为MOSIC中不是所有管子源极和衬底短接，体效应会造成阈值电压变化，影响电路性能； （2）对于深亚微米及纳米器件则可以利用体效应实现动态阈值控制。以nMOS为例： 在器件截止时，加较大的负衬底偏压，使VT增大，减小亚阈值电流，有利于降低功耗； 在电路工作时，加小的正向衬底偏压，使VT 减小，电流增大，有利于提高速度。 2.6.6 MOS场效应晶体管的种类 若栅电压为0时未形成反型层导电沟道，必须在栅上施加电压才能形成沟道的器件称为增强型MOSFET; 若零偏压下存在反型层导电沟道，必须在栅上施加电压才能使沟道内载流子耗尽的器件称为耗尽型MOSFET。 耗尽型n沟道器件： 如果MOSFET的p型半导体衬底的杂质浓度较低、金属半导体功函数差较大、氧化层内具有较多的正电荷，则即使在V