程控交换原理验实讲义.docVIP

程控交换原理实验 讲义 CHENG KONG JIAO HUAN YUAN LI SHI YAN JIANG YI 聊城大学物理科学与信息工程学院  目　　录 前 言 - - 实验五 程控交换PCM编译码实验 - 7 - 实验六　信号音产生实验 - 4 - 实验七 DTMF译码实验 - 9 - 实验十 时分交换实验 - - 附录A - - 前 言 一、适用范围 程控交换实验系统是为了配合《程控数字交换与交换网》的教学而设计的实验装置，这套系统上除了完成理论验证实验外，还可以完成该课程设计、毕业设计，以及二次性开发。 本系统适合于各大学通信专业的专科生、本科生、研究生以及教师和相关的科研使用。 结构简介 系统结构图如图一所示。 程控交换实验系统采用模块化结构设计，主板实物结构图如下所示： 图一：主板实物结构图 1、 程控交换系统模块（系统控制板）： 它是整个系统的核心部分，主要由DSP芯片TMS320VC5410A、ALTERA的FPGA芯片EP1C6Q240和TI的MSP430F149 16位微处理器构成，完成程控交换当中的交换、控制功能。 程控交换系统模块结构框图如图三所示。 DSP数字信号处理部分： 它由TMS320VC5410A芯片、SRAM和FLASH构成微控制系统。完成信号的分解、组合、交换、控制、FSK的编解码、DTMF信号的识别、EEPROM数据保存、铃音发生等多项功能。 板上S2开关用于设定DSP的工作方式和频率，外部晶振为20MHz，该系统DSP的标准工作频率是140MHz， 产品在出厂时已设定好，无需调整。在做二次开发时根据需要 进行调整，参看下表： MP/MC 工作模式选择 MD1 MD2 MD3 时钟 0 0 0 15倍 0 0 1 10倍 0 1 0 5倍 0 1 1 保留 1 0 0 2倍 1 0 1 1/4 1 1 0 1倍 1 1 1 1/2 表一：DSP时钟模式 板上具有DSP的JTAG接口，用于二次开发使用。 FPGA可编程逻辑器件部分 ALTERA公司的FPGA（EP1C6Q240芯片、EPC2LC20）构成，PROM完成配置功能，FPGA在系统中完成时隙组合、E1信号传输、键盘控制等功能。板上SW-DIP8 8位拨码开关是选择FPGA配置方式的。J1-J5全为“1”是PROM自行加载配置，全为“0”是计算机配置，出厂时默认是PROM加载，做二次开发时才需改动，切换配置模式时必须将此5位都拨到同一端。 出厂时M0-M2已配置好无需改动。 P4为FPGA配置接口，P1为FPGA Boundary-scan接口，P2为可擦除配置PROM Boundary-scan接口，以上接口均为二次开发时使用。 复位开关用于对FPGA的重配置和DSP的复位。 D亮（色）表示FPGA配置失败，需要按下复位开关重新配置，D亮（色）表示FPGA配置成功，进入运行状态。 复位开关上面的LED是电源指示灯（D4），灯亮说明供电正常。 MSP430F149微处理 改处理器作为DSP的协处理器，完成UART数据的接收发送，LCD显示，与DSP之间进行数据交互。 电源稳压 完成对输入的＋5V电压转换成系统工作所需的其他电压组合：＋1.8V、＋.5V、＋3.3V。 UART UART是用MSP430的串口，在本系统中用此口来完成与计算机的通信。 电源插座 当系统控制板与主板连接使用时，该电源插座无需插入外接电源。 当系统控制板单独使用时，需通过该口从外部接入一＋5V直流电源，外接电源的插头的极性为外正内负，供电电流至少需达到500ｍA。 g) DSP＿JTAG口、FPGA＿JTAG口、MSP430__JTAG口 DSP＿JTAG口为DSP仿真器连接专用接口，供系统二次开发时使用。当系统工作在正常状态时（即：非二次开发状态），无需连接DSP仿真器，对系统工作无影响。 　　FPGA＿JTAG共有三个接口组成，分别为： ALTERA板：FPGA＿PS、FPGA＿JTAG和EPC＿JTAG。其中：FPGA＿PS口为FPGA－EP1C6Q240的串从配置接口，FPGA＿JTAG为FPGA－EP1C6Q240的JTAG配置接口，EPC＿JTAG为配置ROM－EPC2LC20的JTAG口。 无论哪种FPGA芯片的控制板，这些配置接口都在系统二次开发时使用，在系统正常状态下，无需连接，不影响系统正常使用。 MSP430__JTAG口为MSP430仿真器连接专用接口，供系统二次开发时使用。 2、主板组成模块功能说明