湖南城市学院数电课程设计完美符合要求.docVIP

湖南城市学院数电课程设计完美符合要求.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电子技术课程设计报告书 课题名称 篮球竞赛24秒计时器设计 姓 名 学 号 学 院 通信与电子工程学院 专 业 指导教师 周来秀 201年月日 一、设计任务及要求: 设计任务:设计一个篮球竞赛24秒计时器 要 求:(1)显示24秒计时功能 (2)控制计时器直接清零、启动、暂停/连续功能 (3)计时器为24秒递减计时器 (4)递减计时器到零时,显示器不能灭灯,同时发出光电警报 指导教师签名: 年 月 日 二、指导教师评语: 指导教师签名: 年 月 日 三、成绩 验收盖章 年 月 日 篮球竞赛24秒计时器 1 设计任务及目标 根据原理图分析各单元电路的功能 熟悉电路中所用到的各集成块的管脚及其功能 进行电路的装接、调试,直到电路能达到规定的设计要求 写出完整、详细的课程设计报告 2设计思路 设计一个数码显示器上显示24数字,并具有倒数的功能的电路,且数码显示器都为零时,要有报警功能。有清零、置数、暂停/连续等功能。 3 设计过程 3.1 方案论证 篮球运动员执球的时间为24秒,则从24秒到0秒为止。到0秒时,通过警报来提醒运动员时间到了,在运球过程中可能会出现状况,因此要求计时器具有暂停/连续,从头开始(置数)等功能。 3.2 整体设计框图 24秒计时器由秒脉冲发生器、计数器、译码显示器、报警电路和辅助时序控制电路等五个模块组成。其中计数器和控制电路是系统的主要模块。计数器完成24秒计时功能,而控制电路完成计数器的直接清零、启动技术、暂停/连续技术、译码显示电路与灭灯、定时时间到报警等功能。其原理框图如图1所示。 图1 篮球竞赛24秒计时器原理框图 3.3主要元器件及介绍 (1)74LS192是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置数等功能,其引脚排列逻辑如图2所示。 (2)555定时器可以构成的多谐振振荡器,电接通电源后,通过555定时器的功能会形成一个周期性的矩形波。通过调节555定时器可以形成一定频率的振荡电路。其振荡频率为f=1.43/(R5+2R6)C,选R6=68K,C1=10Uf,通过调节R5是振荡器的输出频率为1HZ。这样它就具有形成秒脉冲源等功能,其逻辑电路图如图3所示。 图2 74LS192引脚图 图3 秒脉冲信号发生器 3.4单元电路设计 3.4.1 8421BCD码递减计数器 计数器选用汇总规模集成电路74LS192进行设计较为简便,74LS192是十进制可编程同步加锁计数器,它采用8421码二-十进制编码,并具有直接清零、置数、加锁计数功能。该电路有两个74LS192计数器构成。CPU为加计数时钟输入端,CPD为减计数时钟输入端。LD为预置输入控制端,异步预置。CR为复位输入端,高电平有效,异步清除。CO为进位输出:1001状态后负脉冲输出,BO为借位输出:0000状态后负脉冲输出。则74LS192的功能表如表1所示。 表1 74LS192 功能表 输入 输出 MR PL CPu CPd A B C D QA QB QC QD 1 × × × × × × × 0 0 0 0 0 0 × × d c b a d c b a 0 1 1 × × × × 加计数 0 1 1 × × × × 减计数 在该设计中,利用芯片的减计数功能,即时钟脉冲从CPd输入,而CPu接高电平。采用两片芯片级连的方式,低位的借位信号作为高位的时钟信号。高位的借位信号通过与非门控制地位的CP输入,从而当倒计时为00时达到停止计数的目的。置数采用8421BCD码,24转化为8421BCD码电路接线如图4所示。 图4倒计时电路图 其预置数为N==(24)它的计数原理是:只有当低位BO端发出借位脉冲时,高位计数器才作减计数。当高、低位计数器处于全零,且CPD为0时,置数端,计数器完成并行置数,在CPD端的输入时钟脉冲作用下,计数器再次进入下一循环减计数。且开关J1具有暂停连续功能,J2具有置数功能,J3具有清零功能。 3.4.2 由555定时器构成的多谐振荡信号 用555定时器组成的多谐振荡电路图如上图2所示,接通电源后,电容C1被充电,当vc上升到2/3Vcc时,使v0为低电平,同时放电三极管T导通,此时电容C1通过R6和T放电,使vc下降。当vc下降到1/3V

文档评论(0)

haihang2017 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档