第三讲 VHDL字符及数据类型.pptVIP

VHDL词法规则与标识符 VHDL的语言要素，作为硬件描述语言的基本结构元素，主要有： 数据对象 数据类型 各类操作数及运算操作符 词法规则 注释 为了提高VHDL源程序的可读性，在VHDL中可以写入注释。 注释以- -开头直到本行末尾的一段文字。在quartusⅡ中可以看见，敲入- -之后，后面字体的颜色就发生改变。 注释不是VHDL设计描述的一部分，编译后存入数据库中的信息不包含注释。 VHDL语言的数据类型 预定义类型在VHDL标准程序包STANDARD中定义，在应用中自动包含进VHDL的源文件，不需要USE语句显示调用。 位（BIT） 用来表示数字系统中的信号值。位值用字符‘0’或者‘1’（将值放在引号中）表示。与整数中的1和0不同，‘1’和‘0’仅仅表示一个位的两种取值。 位数据可以用来描述数字系统中总线的值。位数据不同于布尔数据，可以用转换函数进行转换。 字符量中的字符可以是从a到z中的任一个字母，从0到9中的任一个数以及空格或者特殊字符，如$，@，%等等。 包集合standard中给出了预定义的128个ASCⅡ码字符，不能打印的用标识符给出。 字符‘1’与整数1和实数1.0都是不相同的，当要明确指出1的字符数据 时，则可写为：CHARACTER（ ‘ 1’）。 IEEE预定义标准 有符号数和无符号数 在ieee库中有一个名为std_logic_arith的包集，其中包括有符号数（signed）和无符号数（unsigned ） 例 SIGNAL x: signed（7 DOWNTO 0）; SIGNAL y: signed（ 0 TO 7 ）; 注意：signed 和unsigned的合法和非法运算，同时和标准逻辑位和逻辑位矢量一样，应用前必须进行包声明。 用户自定义的数据类型 用函数进行类型转换 类型标记法实现类型转换 常数实现类型转换 子类型 在原有的已定义数据类型基础上加上一些约束条件，可以定义数据类型的子类型。 SUBTYPE natural IS INTEGER RANGE 0 TO INTEGER’S HIGH; SUBTYPE my_color IS color RANGE red TO blue; SUBTYPE my_logic IS STD_lOGIC RANGE ‘0’ TO ‘z’; 数组（ARRAY）类型 数组（array）是将相同数据类型的数据结合在一起形成的一种新的数据类型，它可以是一维的，也可以是二维的。 数组定义语句格式如下： TYPE 数组名 IS ARRAY (数组范围)OF 数据类型 ； TYPE row IS ARRAY(7 DOWNTO 0 ) OF STD_LOGIC --一维数组 TYPE matrix IS ARRAY(0 TO 2 ) OF row --1*1维数组 TYPE matrix IS ARRAY(0 TO 2 ) OF STD_LOGIC_VECTOR(7 DOWNTO 0) --1*1维数组 TYPE matrix IS ARRAY(0 TO 3,7 DOWNTO 0 ) OF STD_LOGIC --二维数组 0 1 0 0 0