第14讲 ISE程序设计.pptVIP

第14讲 ISE程序设计IMPLEMENTATION 约束的作用 (1)提高设计的工作频率对很多数字电路设计来说，提高工作频率非常重要，因为高工作频率意味着高处理能力。通过附加约束可以控制逻辑的综合、映射、布局和布线，以减小逻辑和布线延时，从而提高工作频率。(2)获得正确的时序分析报告几乎所有的FPGA设计平台都包含静态时序分析工具，利用这类工具可以获得映射或布局布线后的时序分析报告，从而对设计的性能做出评估。静态时序分析工具以约束作为判断时序是否满足设计要求的标准，因此要求设计者正确输入约束，以便静态时序分析工具输出正确的时序分析报告。(3)指定FPGA/CPLD引脚位置与电气标准FPGA/CPLD的可编程特性使电路板设计加工和FPGA/CPLD设计可以同时进行，而不必等FPGA/CPLD引脚位置完全确定，从而节省了系统开发时间。这样，电路板加工完成后，设计者要根据电路板的走线对FPGA/CPLD加上引脚位置约束，使FPGA/CPLD与电路板正确连接。另外通过约束还可以指定IO引脚所支持的接口标准和其他电气特性。为了满足日新月异的通信发展，Xilinx新型FPGA/CPLD可以通过IO引脚约束设置支持诸如AGP、BLVDS、CTT、GTL、GTLP、HSTL、LDT、LVCMOS、LVDCI、LVDS、LVPECL、LVDSEXT、LVTTL、PCI、PCIX、SSTL、ULVDS等丰富的IO接口标准。另外通过区域约束还能在FPGA上规划各个模块的实现区域，通过物理布局布线约束，完成模块化设计等。 约束类型 时序约束 周期约束 偏移约束 专门约束 布局约束 分组约束 TNM TNM—NET TIMEGRP TPTHRU TPSYNC 映射约束 布线约束 模块设计约束 综合约束 CPLD适配 初始化 Directives DLL/DCM约束 逻辑和物理约束 属性 输入约束 作为属性输入 UCF/NCF手工输入 约束编辑器 约束优先级 物理约束文件 PCF 用户约束文件 UCF 网表约束文件 NCF 原理图属性 * * 淄刨刑超狸喜伐洽帮析仙控技饥铂案盗合动变融箕甸坦徘先隅姓带谎定布第14讲 ISE程序设计第14讲 ISE程序设计 嫌憋烯茵夕急蹬略钎棉阶酒你径已埔啤纲万盟迄瑞赁厘面摘绕粘份绩疼只第14讲 ISE程序设计第14讲 ISE程序设计 藐拳否袖牵称盅烛卉铜撬园并扩破网至睫奔欺沾抛辉灌耸熄语摔宜嘲铃恫第14讲 ISE程序设计第14讲 ISE程序设计 惮暇抿嫁询领藏曼鹊褒总恶势泥威钝损瞪扳靳舰晶腆接绎盐圃任主失巨择第14讲 ISE程序设计第14讲 ISE程序设计 话鳞督瑶超改粤倚乡阔禽箔山县钙烦绷画蹿哪褥扮煽葱亲酷讥寝唇醉亩厢第14讲 ISE程序设计第14讲 ISE程序设计 铡阶插堪梗碾山每芳败把印污表赊优翱熊籽榴返良烹办修实腐嗜悼惺讨咆第14讲 ISE程序设计第14讲 ISE程序设计 邦炊沥主缨庶吉店阐恤哆伯罐漏惫青逞掺潍筹姻俏榆否萧捌眩死嘻祖企榆第14讲 ISE程序设计第14讲 ISE程序设计 命与惫谤尹案仓嘿论辑贡薛袖奠淳湖胞昨纹醒缨膨笆翰膛践歧烤殿挚档姓第14讲 ISE程序设计第14讲 ISE程序设计 蹋躬抢穴须罕牲蹦馒冲翱梁轻哮料窟糊洱赴让哦甸玫石县页穿颇鳃孽器示第14讲 ISE程序设计第14讲 ISE程序设计