课程设计数字钟.docVIP

课程设计说明书 设计题目： 数字钟 系 别： 应用电子与通信技术系 班 级： 0792311 学生姓名： 李平 指导教师： 梁舒 成 绩：________________________ 2010年3 月24 日课 程 设 计 任 务 书 课程设计题目 数字钟 功能 技术指标 功能：利用CMOS规模集成器设计有校时、校分功能 技术指标： 1）时分秒的十进制数字（小时00~23）计数器 2）有手动校时校分功能 工作量 适中 工作计划 分析功能要求，查找分析资料（0.5天） 画电路图，分析原理图，列元件表（2天） 购元件（0.5天） 安装电路（2天） 调试（6天） 说明书（3天） 准备答辩（1天） 答辩（1天） 指导教师评语 指导教师： 2010年3 月24 日 第1章 绪论 1.1 设计背景 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。 1）时分秒的十进制数字（小时00~23）计数器 2）有手动校时校分功能 利用CMOS规模集成器设计有校时、校分功能 数字钟的构成：振荡器、分频器、计数器、译码器、显示等几部分 图2-1 电路方框图 2.2 电路的方框图说明 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。然后分频器电路将32768Ｈz的高频方波信号经32768次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个 位和时十位计数器为24进制计数器。所有计数结果由对应的译码器和LED数码管显示出来，如图2-1所示。 第3章 单元电路设计和器件的选择 3.1 振荡电路与分频电路 根据要求，振荡电路应选择晶体振荡电路，前已述及。振荡电路可以由图3-1来实现。为使电路具有更高的Q值以提高振荡频率的稳定性，这里选择CMOS非门，从减小电路功耗的角度来考虑， 这也是一种较好的选择，因此，电路的其它部分也应尽量采用CMOS集成电路来实现。 图3-1 振荡与分频电路（仿真电路） 晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。从有关手册中，可查得C1、C2均为30pF。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。由于晶体振荡器输出频率为32768HZ，为了得到1HZ的秒信号输入，由公式（3-1）知需要对振荡器的输出信号进行15级2进制分频。 x=65536-32768=32768=2 公式（3-1） 实际上，从尽量减少元器件数量的角度来考虑，这里可选多极２进制计数电路CD4060和CD4040来构成分频电路。CD4060和CD4040在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为级进制计数器，可以将32768z的信号分频为z，其内部框图如图3-2所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。 图3-2 CD4046内部框图 图3-3 CD4040内部框图 CD4040计数器的计数模数为4096，其逻辑框图如图3-3所示。如将32768Hz信号分频为1Hz，则需外加一个8分频计数器，故一般较少使用CD4040来实现分频。综上所述，可选择CD4060同时构成振荡电路和分频电路。照图3-2，在和之间接入振荡器外接元件可实现振荡，并利用74LS74双D触发电路可实现15级2分频，即可得1Hz信号。 选择CD4543作为显示译码电路，选择LED数码管作为显示单元电路，采用10进制计数器来