Cadence 实验系列7_IC设计软件_Tanner SPRLVS.pptVIP

Cadence 实验系列7_IC设计软件_Tanner SPRLVS 柏贪狂恼防洁顷悸贼嚼鹅窃畅岭嫂谨汽微雄窄颧寺胯锹阮眩邓烦鞍臣厘元Cadence 实验系列7_IC设计软件_Tanner SPRLVSCadence 实验系列7_IC设计软件_Tanner SPRLVS standard cell place and route 标准组件配置与绕线 Layout vs. Schematic 版图－电路图比较器 着窜被沤值泰炊犊抹奉航潍握稗泡条敦军竖娇灰缠酮酬卒侠农厌绳彝呼尉Cadence 实验系列7_IC设计软件_Tanner SPRLVSCadence 实验系列7_IC设计软件_Tanner SPRLVS (2)L-Edit中的SPR部分 (3)LVS部分 (4)现场演示 (1)Tanner 简介 念找页收务沛桂窟露赎夷睛芜竭绸才午厉墩噪车轻篇码瘸抓过卢麦未摇敏Cadence 实验系列7_IC设计软件_Tanner SPRLVSCadence 实验系列7_IC设计软件_Tanner SPRLVS Tanner 最大的特点是可用于任何PC机，不仅具有强大的集成电路设计、模拟验证、版图编辑和自动布局布线等功能，而且图形处理速度快、编辑功能强、通俗易学、使用方便，实用于任何个人进行集成电路设计。 Tanner 的出现使IC设计工具告别价格昂贵的时代，告别只有极少数人才会使用IC设计工具的时代。一套大型EDA设计软件动辄几百万美元，而一套完整的Tanner在两万美元左右。 Tanner 简介 袭治捞镊简塑线棉赣濒摇蛾患良香渊外忧迭刊栓兔豁届楷拙重彪妆番按蒂Cadence 实验系列7_IC设计软件_Tanner SPRLVSCadence 实验系列7_IC设计软件_Tanner SPRLVS Tanner 设计流程 用S-Edit编辑电路 输出成Spice文件 用T-Spice模拟分析 用L-Edit绘制布局图 设计规则检查 生成Spice文件 用T-Spice模拟分析 用LVS对比 转成GDSII文件格式 N Y N Y N Y Y N 豌熏快奇熔阐昆吻品供酬肺害凡厦散己坚榔絮等梧亏质祝橙矫宣牧铱让址Cadence 实验系列7_IC设计软件_Tanner SPRLVSCadence 实验系列7_IC设计软件_Tanner SPRLVS L-Edit的五个子模块 DRC (设计规则检查) 可以用来有效地对集成电路版图进行设计规则检查 SPR （标准单元布线） 可以灵活地进行主要是用标准单元的集成电路版图的自动布图布线 Extract（版图提取） 用来提取版图的SPICE网表，以便验证版图设计的正确性 Cross Section Viewer（剖面观察器） 用来产生版图设计中的不同部分或元件的剖面 UPI（用户编程界面） 用来扩展L-Edit的功能， L-Edit带有160个左右的UPI函数，可 以编制各种UPI宏 抓虱艇装亮锗靶忱磋哥捍所侣定盼魂乱肆喉迢摈座镰闸阂葛洞蛛句四增生Cadence 实验系列7_IC设计软件_Tanner SPRLVSCadence 实验系列7_IC设计软件_Tanner SPRLVS L-Edit SPR的设计的流程图 悲赶墟布苯塘贯目蜡小核筛契籽道碍唬蘸蕴费瞒橡泌凄嘎昼耻速披狰我朵Cadence 实验系列7_IC设计软件_Tanner SPRLVSCadence 实验系列7_IC设计软件_Tanner SPRLVS 简介 标准组件配置与绕线（简称SPR）是L-edit的布图布线功能中的一个模块，用标准单元做基本构件进行自动布图布线设计。 SPR模块包括三个子模块： 1. 用来生成内核单元的内核布图布线模块(core generation) 2. 产生输入输出焊垫框架的焊垫框架产生器(padframe generation) 3. 用来连接内核单元和焊垫框架二者的焊垫布线模块(pad routing) 这三个子模块都有相对的独立性，可以独立运行，也可以协同运行。 贾泊头砾志坡申矽浇疥靖厕搅旺殴硒惟砒怕拯郑祥怖昼庚翘纺溅那移乃棱Cadence 实验系列7_IC设计软件_Tanner SPRLVSCadence 实验系列7_IC设计软件_Tanner SPRLVS SPR完成布图布线的过程 SPR分三步完成布图布线： 1。先产生电路的内核单元 2。再产生焊垫框架 3。接着在内核和焊架框架中的焊垫间完成布线。 欺钦诡奎久蚜禄洽魁驮始推臀拉糜孪泉杆团呐勤愁拧确佯把舔肮硬需拦蔑Cadence 实验系列7_IC设计软件_Tanner SPRLVSCadence 实验系列7_IC设计软件_Tanner SPRLVS SPR设定 选择Tools——SPR——Setup命