奈米半导体的制备.pptVIP

奈米半導體的製備 石豫臺 國立彰化師範大學 物理系暨光電科技研究所 奈米半導體的製備 積體電路 半導體技術的演進目標 製程技術的挑戰 奈米材料製備方法的分類 微影術 真空蒸鍍法 濺射鍍膜法 分子束磊晶法 金屬有機化學氣相沈積法 晶圓(wafer) 指矽半導中積體電路所用之矽晶片，因形狀為圓形，故稱為晶圓。 在矽晶片上可加工製作各種電路元件結構，而成為有特定功能的積體電路(IC)。 晶圓按其直徑分為4、5、6、8、12吋甚至更大規格。晶圓越大,同一晶片上可生產的IC就越多,可降低成本； 但要求材料技術和生產技術更高 。 晶圓的製造 純化： 以矽石(silica)或矽酸鹽(silicate)為原料，經由電弧爐提煉、鹽酸氯化，並蒸餾後，得高純度多晶矽。 長晶： 將多晶矽融解，摻入一小粒晶種，慢慢拉出，形成圓柱狀單晶矽棒。若希望成為摻雜半導體，則可在拉晶程序前摻入一定比例的雜質。 整修： 將晶柱進行切割、清洗、吹乾、拋光以製成晶圓。 磊晶 在製造互補式金氧半導體(CMOS)元件時，需要一層沈積的磊晶矽。 柴可歐斯基(Czochralski)長晶法 晶柱 積體電路(Integrated circuit, IC) 就是將電晶體、二極體、電阻、電容等電子元件，用微電子的技術將其做在一片長寬約半公分以內的晶片上。 特點：體積小、功能多、可靠性高、價錢便宜。 半導體最大的應用是積體電路。舉凡電腦、手機、各種家電與資訊產品一定有IC存在。 積體電路製造流程 IC發展的指標 元件的尺寸 以設計時的最小尺寸為代表特徵，稱為特徵尺寸(feature size) 元件的數目 依積體程度範圍從小型積體電路(SSI)到超大型積體電路(ULSI)。 半導體技術的演進目標 改善性能 提升速度 降低能耗 提高可靠度 降低成本 改良製作方法，如改善製程、設備等 把元件微小化，使晶片上能製造的 IC更多。 積體電路有什麼好處？ 一個晶片可包含超過六千四百萬個電晶體 「集積(integration)」的好處： 經濟上的誘因 在一個矽晶片上做一百萬個元件與做一個元件費用差不多，而且矽晶片上元件之間的連線都一併做好了。 分立的元件必須一個個連結起來，才能成為電路，製程貴又不可靠。 在晶片上製作愈來愈複雜的電路，才能維持競爭力。 電路的性能 尺寸小的電晶體比尺寸大的操作要快。 半導體業要盡一切可能，讓晶片的集積度不斷的繼續增加。 摩爾定律(Moore’s Law) Gordon Moore: 英特爾的創始人之一 在1965年預測：每一晶片(chip)上的電晶體數量，每12個月即會倍增 (之後俢改為每24個月)。 每二年可視為一代 一維的線幅減為上一代之0.7 因 0.7?0.7 ? 0.5，二維面積減為上一代之半。 在相同面積上，電晶體數目增加約一倍。 半導體技術進展 130 ? 0.7 = 91 (90 奈米技術節點) 2004 年 90 ? 0.7 = 63 (65 奈米技術節點) 2007 年 65 ? 0.7 = 46 (45 奈米技術節點) 2010 年 45 ? 0.7 = 32 (32 奈米技術節點) 2013 年 32 ? 0.7 = 22 (22 奈米技術節點) 2016 年 22 ? 0.7 = 15 (16 奈米技術節點) 2019 年 ? 進入奈米電子的時代 IC技術： 以前稱為「微電子」技術 電晶體大小 ? 10-6 米 (微米) 現稱為「奈米電子」技術 電晶體大小 0.1 微米 (= 100 奈米) 未來的IC大部分均由奈米技術製成。 電晶體的奈米化發展 如果電腦運算速度要由10億赫茲(1 GHz)向上提升，則半導體元件就要由微米跨入奈米。 電腦的由中央處理器(CPU)內數十萬個電晶體處理訊號，運算速度取決於電晶體的開關速度。 場效電晶體的開關速度取決於源極電子流到汲極時間。若閘極長度微縮化，則開關速度可增加，CPU可加快。 目前半導體技術已由130奈米走向90奈米，進而到65奈米。若閘極長度?20奈米，電晶體集積密度?10倍，CPU ? 20 GHZ。 製程技術的挑戰 微影技術： 要求在12吋晶圓上曝光顯影的圖形大小?幾十奈米，在下層結構對準的準確度?幾奈米。 精準程度相當於在中國大陸的面積上，每次都能精準找到一顆玻璃彈珠。 昂貴的曝光機：NT$ 7?8 億/部。 薄膜厚度： 1?2奈米，在12吋晶圓上的誤差小於5%。 相當於在100個足球場的面積上舖上一層1公分厚的泥土，而且要誤差控制在0.05公分的範圍。 奈米材料的製備 奈米材料製備方法的分類 自上而下(top down) 切割　大?小 將一羣分子由表面挖出，或加到表面上 例：微影蝕刻技術。 自下而上(bottom up) 組裝　小?大 將原子或分子組合成奈米結構