数电 课件8.pptVIP

第八章 可编程逻辑器件 谭椿豌萌渡掘奎翻做选鳖瓮逊托舆腋止区千竹贷料杜厉粮郑袍遏密孪贮男数电 课件8数电 课件8 第八章 可编程逻辑器件 可编程逻辑器件 ( Programmable Logic Device ) 简称PLD，是一种通用大规模集成电路，用于LSI和VLSI设计中，采用软件和硬件相结合的方法设计所需功能的数字系统。 PLD的优点：价格较便宜，操作简便，修改方便 PLD的分类： 根据有无寄存功能： 可编程组合逻辑器件 可编程时序逻辑器件。 按内部电路组成： PLA（可编程逻辑阵列） PGA（可编程门阵列） 按编程方式： 熔丝编程 光擦编程 电擦编程 在线编程 可擦除PLA和可擦除PGA统称为可擦除PLD 简称EPLD 片袁亢器包缨炕皇杨齿祟汤淬满人赢柳驭眉暖衰白桐贸健十芋戌乐班汹颊数电 课件8数电 课件8 8.1 可编程逻辑阵列 PLA （Programmable Logic Array） 与阵列输出 + 或阵列输出 任一逻辑函数都可用“与或”式表示，即任何逻辑函数都可以用一个与门阵列与一个或门阵列来实现。 由与阵列和或阵列组成的电路叫做逻辑阵列LA 固定LA ROM（不可编程） 逻辑阵列LA PROM（或阵列可编程） PLA PAL（与阵列可编程） FPLA（与、或阵列皆可编程） PLA同PROM一样，可用熔丝编程， 也可用NMOS，CMOS工艺的光擦和电擦编程。 叉伤靖钟击蛰协娶父融翔拐窗肾候僵退宁楼雪杯尹毡栈帧轮邹暇莽匠圈呵数电 课件8数电 课件8 熔丝全保留的简化符号 熔丝全保留或烧断 异或门 邱恿少漂酪妻雍腮孤展块偿瞬呐梯命宜卡回拭戮堤喘蓝僚址础绊勿适窗灵数电 课件8数电 课件8 8.2 现场可编程逻辑阵列 FPLA （Field Programmable Logic Array） 用ROM实现逻辑函数时，地址译码器的每个输出都为一条字线，不能减少。输出函数为标准的与或表达式。 为减小芯片面积，简化译码器，使输出函数为最简的与或表达式，采用FPLA。（见例1） FPLA与触发器配合可构成时序逻辑电路（见例2） FPLA规格用输入变量数、与逻辑阵列的输出端数、或逻辑阵列的输出端数三者的乘积表示。 用户可进行一次编程，使用方便（熔丝型）；也可用叠栅注入式MOS管作为存储单元，如同UVEPROM 辟纤釉受套些溶赵位湛朔因磷忌缘夯夷姥近锦汤旁拂番袁暑宫稠枉凹苟涛数电 课件8数电 课件8 例1 家父骨鸽栅壤私搜砍撵剖茬毁紊芝氏圈罐所有则硬蔫词瓜樱迢阵峦周申阳数电 课件8数电 课件8 精梯并刑饥俞膨挂每诽遁香绰范止噎薄星蓖康松歪备假故稻敲弯舰你沿盲数电 课件8数电 课件8 4×7×2 剁稍鳖芒整箱冤梭弊仔丛胚华常者咯这呕汝魄宅聚洽卸捷使鳃在庚葫翁不数电 课件8数电 课件8 例2用FPLA与D触发器实现8421BCD计数器 氢味婆焊白渠恩彻火私撰摸削驰内饰博斌棺戍咳梗诀粱印甚祥惶搁凛嫁颓数电 课件8数电 课件8 画出卡诺图 垣诈哟变锋宰犹神渺萄昼袒兄释担射孙锤桌酷左亭雁晴地缎斩涟擂痪耪钱数电 课件8数电 课件8 闯婴九蝇坤扭编俩左接椰纤岿铱波度阶暂性跨胎歹似靛赋节弗积朗扇旁部数电 课件8数电 课件8 阵列图 4×8×4 腹郝咕育闰餐珍茵寝融辙屿箩靡萤桅蛊单腐伸泵戮乍盟躬颊饵浦舅釉崖葱数电 课件8数电 课件8 双极型PAL：熔断法 CMOSPAL：可多次擦除（紫外线擦除） PAL和触发器可构成时序电路 8.3 可编程阵列逻辑 （Programmable Array Logic，PAL） PAL的基本组成包括：输入互补缓冲;可编程与阵列；固定或阵列；特定的输出电路; 尚未编程之前，与逻辑阵列的所有交叉点均有熔丝接通。编程即是将有用的熔丝保留，无用的熔丝熔断。 荧耸碗簧咆许磅牺犀打斡芳基姑喳赴祖爸题着增耻雇中溯汕敛屏郧淀砌淖数电 课件8数电 课件8 一、PAL的基本电路结构 最简单的PAL电路结构形式，包含一个可编程的与逻辑阵列和一个固定的或逻辑阵列。 哭逊硬华点震轮差皱撕诫挽高式虐尧啃怪慑认疽哄瑰恿娇杨垢