天津农学院汇提编纲王-秀芬-2012上期(计科).docVIP

1.8086引脚信号发出的有：INTA#,ALE#,DBN#,DT/R#,M/IO#，WR#，HLDA#，RD#，输入的引脚有：NMI，INTR，CLK,RESET,TEST#,READY,HOLD,MN/MX# 2.INTA#,中断响应信息，他可以用作中断向量类型码的读选信号（P） 3.ALE（地址所存允许信号），有CPU发出地址时就有效，在任何一个总线周期的开始，ALE输出有效电平，以表示当前在地址/数据复用总线上输出的地址信息，地址锁存器将ALE作为锁存信号，把在AD15—AD0和A19/S6-A16/S3上出现的地址锁存到地址锁存器上。总结为：当CPU发出地址时就有效，ALE输出有效电平，输出的是地址信息，CPU从总线上撤销时， 在T2状态下结束前，CPU从总线上撤销地址，从而使总线的低16位浮置为高阻状态，为数据传输做准备，总线的高四位（A19-A16用来输出总线周期的状态信息） 4.INRT（可屏蔽中断请求信号）当IF=0时进行屏蔽。NMT（非可屏蔽中断请求信号）上升沿有效，无法屏蔽 5. MN/MX#:引脚接+5V最小模式，接地最大模式 6.最大模式：系统中包含两个或多个微处理器，一个主处理器和协作处理器。 最小模式：系统中只有一个微处理器 7.最小模式和最大模式都有的是：地址寄存器和数据收发器，大有小没有的是：总线控制器和总线仲裁器，大小都可以有的是：中断控制器。 8.指令周期总线周期时钟周期= 9.TW叫做等待周期，Ti叫做空闲周期 在总线周期中，若存储器或I/O端口来不及在T4状态的前沿把数据准备好，则CPU在T3状态结束后插入一个等待状态TW。如果在一个中线周期之后，不立即执行下一个总线周期，那么系统总线处于Ti状态 10. 当复位信号（RESET）来到时，CPU便结束当前操作，并将IP等寄存器清零、CS初始化为FFFFH，复位之后重新启动，便从内存为FFFF0H处开始执行 11.指令MOV AX，[519H]译码后执行时，8086各有关引脚要送出何种电平信号？就最小工作模式予以说明(不妨假设(DS)=200H)。 答：MOV AX，[519H]译码后执行时，M/IO#为高、RD#为低、WR#为高、DT/R#为，设(DS)=200H则内存单元物理地址为200H*10H+519H=2519H，故AD19AD0依次为00000010010100011001。CPU外设（I/O） 内存不是CPU，寄存器似CPU 当指令为IN AL，34H时，展开最后的34既可以。 12.若CPU的主频为5M，每个时钟周期为多长时间？每个基本总线周期为多长时间？假设执行某条指令要占用3个总线周期，执行该指令至少要用多长时间？ 注: 1s(秒)=103ms(毫秒)=106μs(微秒)= 109ns(纳秒) 答： 109/5000000=200 ns；一个基本总线周期为200*4=800 ns；执行该指令至少要用800*3=2400ns=2.4μs 13．试说明为什么要在T3和T4之间插入Tw状态？ 答：4个时钟）内，完成不了一次读写操作，为了实现与CPU的同步，以保证正确读写数据，就必须插入等待周期Tw 答：8237A）要求占用总线时，就向CPU发出HOLD信号，请求接管总线。称其为总线保持请求。CPU收到HOLD信号后，如果允许其它总线设备占用总线，就发出一个应答信号HLDA，让出总线控制权。称其为总线保持应答。 第十章 1.从广义上讲，接口的基本功能是经行信息转换、设备选择、同步控制、错误检测，从而实现主机和外设之间的信息交换 2．接口的传递信息的种类分为：数据信息、状态信息、控制信息，且它们都是在数据总线上传递的。 3.I/O端口是I/O接口中的寄存器（接口大） 4.一个双向工作的接口芯片通常有4个端口，即数据输入端口、数据输出端口、状态端口、控制端口。 5.I/O数据传送指令 输入/输出的指令用来完成累加器（AX/AL）与I/O端口之间的数据传送功能 输入/输出的指令可分为直接输入/输出指令和间接输入/输出指令，当范围为在0-FFH内可用直接或间接，大于FFH时，用间接且必须用DX寄存器 6.无条件传送的优缺点：程序射进简单，要求传送数据不能过于频繁，传输数据不可靠 程序查询输入（条件传送方式）：CPU需要时间等待外设是否准备好，可靠。 中断控制方式（适合慢速外设）：并行工作，但对于快速外设，花费的时间较多，如保护断点、保护现场、恢复现场、恢复断点。 DMA方式（适合快速外设，以内存为中心）：内存与外设之间直接传送数据，内存与外设之间传输信息不经过CPU，与CPU逻辑上是断开的。DMA输入(读)：外——》M，DMA输出（写）：M——》外设； 7.外设与内存之间用中断方式交换数据时，数