地址译码2010.pptVIP

三、存储芯片的组成 常用的存储芯片由地址译码器、控制逻辑电路、数据缓冲器、存储体4部分组成。图6.2给出了一般存储芯片的组成示意图。 ①地址译码器：n位地址输入线，译码输出2n个地址选择信号，实现对片内存储单元的选址。 ②控制逻辑电路：片选信号CS及读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。 ③数据缓冲器：把存储体与总线相隔离。 ④存储体：是存储芯片的主体，由基本存储元按照一定的排列规律构成。排列方式通常可分为字结构方式和位结构方式。字结构方式是按字节编址。而位结构方式是按字节编址。 6.2 存储器接口技术 存储器接口主要完成三大总线的连接任务。 一、存储器接口中应考虑的几个问题 1、存储器与CPU之间的时序配合 为了使CPU能与不同速度的存储器相连接，通常利用“等待申请”信号，与CPU达到同步。例如在8086的系统中，当存储器未准备好时，在T3周期开始前通过READY发出等待请求信号，当CPU在T3期开始前沿检测到等待请求为低时，则在T3和T4之间插入一个或多个等待周期TW，波形如图6-3所示。 2、CPU总线负载能力 任何系统总线的负载能力都是有限的。在小型系统中，CPU可以直接与存储器相连；对于较大的系统，CPU的总线不能直接推动所有存储芯片，就要加上缓冲器或驱动器，以提高总线负载能力。地址总线、控制总线是单向的，