集成电路分析与设计实验ALAB实验报告文档.docVIP

集成电路分析与设计实验A 班级 姓名 学号 实验时间 2013.11.28 实验成绩 教师签名 实验名称 实验七、七位二进制序列检测电路设计 实验设备 (1)计算机 (2)Modelsim SE 6.5 实验目的 1.掌握利用有限状态机实现一般时序逻辑分析的方法 2.掌握用Verilog编写状态机模块的测试文件的一般方法 实验内容 1.有限状态机实现6位二进制序列码“10010”检测电路设计及验证(实验演示) 2.设计与自己学号+名单序号有关的7位二进制码检测电路 实 验 报 告 要 求 1.确定需要检查的二进制码后，画出状态转换电路 2.用有限状态机实现序列检测电路设计 3.写出测试激励，分析设计的序列检测电路的功能是否正确 实 验 记 录： 1.序列检测电路的仿真结果输出和波形显示 1.七位二进制序列检测电路的状态转换图 名单序号 学号 需要检测的二位十进制码为 七位二进制码为 ，序列检测电路的状态转换图如下所示： 2.实现七位二进制序列检测电路的Verilog HDL源代码 实现七位二进制序列检测电路的Verilog H