第七章 中断技术.ppt

微机原理与测控接口技术 北京邮电大学自动化学院 叶 平 Email: Ping.YE@ Tel:第七章 IO接口与中断技术 本章教学目标 I/O的基本知识（接口的功能与作用，端口编址方式，信息传送方式，端口地址分配与地址译码等） 中断的基本原理（中断请求、判优、响应、处理、返回） 8086中断系统（中断源，中断向量表，中断类型号，中断响应过程等） 中断控制器8259A（内部结构，工作原理，工作方式及编程） PC XT/AT机中的外部中断逻辑 第一节 I/O 接口 输入和输出设备是计算机系统的重要组成部分。外设与CPU是通过各种I/O接口实现的。I/O接口在系统中起着重要的桥梁作用。 I/O接口：连接外设与总线之间的逻辑电路的总称。 ? CPU与外设交换数据需要解决问题： ? 速度不匹配 ? 信号电平不匹配（TTL, CMOS, RS-232等） ? 信号格式不匹配（并行、串行、模拟、数字等） ? 时序不匹配（外设有自己的定时与控制逻辑） CPU与I／O设备之间的接口信息 数据信息、状态信息和控制信息 数据信息（Data） CPU与外设交换的基本信息 数字量 由键盘、磁盘驱动器等读入的信息是以二进制表示的数或以ASCII码表示的数或字符。 模拟量 如温度、压力等非电量，经由传感器及其调理电路转换成模拟电压或电流，再经过A/D转换后输入计算机；计算机的控制输出则必须先经过D/A转换后，才可控制执行机构。 开关量 只有两个状态的量，如开关的合与断、阀门的开与关等。只要用一位二进制数表示，一个字节长度一次输入或输出可控制8个开关量。 状态信息（Status） 反映外设当前所处的工作状态。 输出时，常要查询外设（输出）是否有空闲（Busy），数据缓冲区中数据是否已全部输出；若为空闲状态，则可以接收CPU传送来的数据，否则CPU要等待。 输入时，CPU常要先查询外设（输入）的信息是否准备好（Ready），准备好才传送。 Ready、Busy等表明外设工作状态的信息是CPU要读取的。 控制信息（Control） 控制外设启动或停止等信息。 I/O端口 I/O接口电路中CPU能直接访问的外设寄存器的地址 一个端口对应一个地址 一个I/O接口电路有一组寄存器，对应多个端口；数据端口、命令端口和状态端口 外设寄存器往往是8位的；通常外设数据端口是8位的 而状态与控制端口往往只用其中的一位或两位，故外设状态和控制信息可以共用一个端口 CPU对外设的操作 归结为对接口电路中I/O端口的读/写 统一编址方式 独立编址方式 ? 与存储器统一编址（或存储器映射方式） 优点：指令多且齐全；端口空间大。 缺点：指令长且慢；占用存储器空间。 ? I/O 独立编址 优点：指令短（设有专门的I/O指令）执行快；不占存储器空间；程序易读。 缺点：端口空间小；需要单独的I/O信号线。 7.1.4 CPU与 I/O 端口之间传送信息的方式 ◎无条件传送 最简单的传送方式，用于外设(例如各种机械或电子开关设备)总是处于准备好的情况。CPU（主机）对开关设备的操作：读取开关状态或者设置开关状态。 无条件传送的输出方式 CPU的输出数据经数据总线加至三态缓冲器的输入端，端口地址译码信号Y、AEN和IOW信号经过门电路后产生三态缓冲器的控制信号。 AEN是地址允许信号。当AEN = 0由CPU控制总线；当AEN = 1时，由DMA控制总线（CPU不控制总线）。 三态缓冲器的控制信号为低电平时，开启三态缓冲器使来自CPU的数据送到外设。 无条件传送的输入方式 CPU读外设数据时总认为数据已准备就绪； AEN是地址允许信号。当AEN = 0由CPU控制总线；当AEN = 1时，由DMA控制总线（CPU不控制总线）。 CPU执行输入指令，指定的端口地址经系统地址总线（对PC机为A9～A0）送至地址译码器，译码后产生Y信号。 Y为低电平说明地址线上出现的地址正是本端口的地址； AEN为低电平说明CPU控制总线；端口读控制信号IOR有效（低电乎）时，说明CPU正处在端口读周期。 三者均为低电平时，经门电路后产生低电平，开启三态缓冲器使来自外设的数据进入系统数据总线而到达累加器。 inc bx inc dx ; 341h mov dx, 341h in al, dx mov [bx], al inc bx shl ch,1 ; CH左移一位，为下一个触点闭合作