系统级封装的迅速崛起.docVIP

较短的开发时间和具有成本效益的小型化需求催生战无不胜的技术组合。这正是迅速兴起的 HYPERLINK /SEARCH/ART/%CF%B5%CD%B3%BC%B6%B7%E2%D7%B0.HTM 系统级封装( HYPERLINK /SEARCH/ART/SiP.HTM SiP)技术的写照。SiP也可以采用直接方式在最小的空间整合一系列异构技术， 例如，各种硅IC和分立元件。 现在的SiP可以将微处理器、存储器(如EPROM和DRAM)、FPGA、电阻器、电容和电感器合并在一个容纳多达四或五个芯片的封装中。引领开发SiP解决方案的几家公司不仅带来了他们自己的方法，而且还与重要的 HYPERLINK /ART_8800015427_400010_500014_OT_5d24a331.HTM \o 立足核\“芯\”，南山之桥携手代理商共建网络安全 IC芯片生产商合作开发全新的SiP解决方案。 在更大范围内，SiP还可以弥补 HYPERLINK /ART_8800012565_400012_500008_TS_4610b645.HTM \o 系统级芯片内部存储器与外部存储器组合设计方法 系统级芯片( HYPERLINK /SEARCH/ART/SoC.HTM SoC)技术开发和非返回工程学( HYPERLINK /ART_8800016121_400012_500016_TS_ef3526e9.HTM \o 如何在基于单元的ASIC和结构化ASIC之间进行抉择？(下) NRE)成本过高以及上市时间过长等方面的不足。全新的SoC需要耗费大量的时间和金钱，许多产品(特别是那些消费类产品)不堪重负。 例如，某些SoC的上市时间长达18个月，而SiP可以将该时间削减50%或更长。通过垂直集成，SiP也可以缩短互连距离。这样可以缩短信号延迟时间、降低噪音并减少电容效应，使信号速度更快。功率消耗也较低。 有时，SiP作为进一步开发SoC的中间环节，最终将全部内容合并到一个硅芯片上。这一点特别是在蓝牙设备、手机、汽车电子、成像和显示产品、数码相机和电源中确定无疑。 SiP切合这些应用的封装需要，与传统的IC封装相比，通常最多可节约80%的资产，并将重量降低90%。这些数字背后的一个关键原因就是采用了表面贴装技术(SMT)。SiP技术将电子制造服务(EMS)的SMT和半导体装配服务(SAS)融合为一体。 SiP通过将存储器和逻辑芯片堆叠在一起满足众多消费应用的需求。事实上，Intel最近对逻辑电路和存储器开发了折叠型堆叠芯片级封装(CSP)SiP(图1)。1998年，Sharp Corp.引入了第一款由裸片闪存和SRAM组成的堆叠芯片级封装，应用于蜂窝式电话中。 其他公司纷纷效仿。Valtronic SA使用折叠理念，将逻辑电路、存储器和无源组件结合到单独的SiP中，应用于助听器和心脏起博器(图2)。现在，公司正在尝试添加微处理器、功率器件、无源组件和其他功能组件。 被许多公司所使用的折叠型堆叠CSP采用Tessera公司的专利3D mZ折叠球型堆叠理念，该公司是90年代中期开发高度可靠应用程序的先锋。该理念最多允许八个DRAM、SRAM或闪存芯片堆叠到多芯片组件中。它使用一个附加到芯片的平坦、灵活的聚酰亚胺带，然后折叠以便在顶部连接下一个堆叠的芯片。 视频、音频和数据的集中是使用SiP理念的巨大推动力。“智能电话和PDA中的数据、语音和视频集成，需要在精致的封装中具有更高的性能、更长的电池寿命和不断提高的存储器密度，”Samsung研发中心的执行副总裁Hyung Lae Ruh说。“我们的SiP解决方案第一次将应用处理器和NAND闪存结合在一起。” SiP解决方案的形式各不相同：面对小外形需求的堆叠芯片结构；针对I/O终端功能的并行解决方案；用于高频率和低功耗操作的芯片堆叠(CoC)形式；用于更高封装密度的多芯片模块(MCM)；以及针对大型存储设备的板上芯片(CoB)结构。在这些众多形式中，芯片和其他元件垂直集成，因此所占空间很小。SiP通常称作3D封装。 事实上，IC芯片的三维(垂直或z轴)制造是其自身成功研发成果的延续。不应将其与3D封装混淆，因为3D封装将不同的功能部件(存储器、逻辑电路、CPU)放在不同的芯片上，然后将它们堆叠在一个封装中。 而SiP封装利用了更短的芯片互连导线长度的优势。这与3D硅IC的目标相同，因为日渐复杂的IC彼此连接越来越困难。SiP技术的关键发展是采用SiliconPipe的离开顶部(OTT)技术。该理念使高速(在3英寸的距离超过20 Gbits/s)信号从一个封装的顶部，在统一的阻抗匹配的传输线上传送到另一个封装的顶部。这样的理念最终推动设计者以SiP方法取代SoC设计(图3)。 Am