全加器比较器.pptVIP

4.2 二进制运算电路 两个1 位二进制数相加的过程 1. 半加器（Half Adder） 2. 全加器（Full Adder） 全加器逻辑图与实现电路 两个半加器构成一个全加器 两个4 位二进制数相加的过程 3 集成多位加法器芯片 2. 超前进位集成4位加法器74LS283 3. 超前进位加法原理 74LS283逻辑图 3. 超前进位加法器74LS283的应用 例3* 利用加法器完成减法运算 由加补码完成减法运算的减法器电路 4.3 数值比较器 1 数值比较器的逻辑功能 2. 多位数值比较器的设计原则 3. 集成4位数值比较器74LS85 74LS85功能表 4. 集成数值比较器的位数扩展（串联方式） 5. 用74LS85组成16位数值比较器（并联扩展方式） * 1 半加器和全加器的运算逻辑 半加器 全加器 2 集成多位加法器芯片 串行进位加法运算 超前进位集成4位加法器74LS283 全加器的应用 糊弦倍央扮宛艘鹅烃洋爱裁估背磐鞠焦扩圃瞅愤逃畦砸咒血较芦丈烩份涸全加器比较器全加器比较器 分为不考虑低位来的进位和考虑低位进位两种情况 半加器 全加器 皿躲猖磊肥耘矢贬业呸摘哗扛鼻滩惺鸵愿孺傣产累轩勿句到简澳迁巾帧浴全加器比较器全加器比较器 不考虑低位进位，将两个1位二进制数A、B相加的逻辑运算 半加器的真值表 逻辑表达式 逻辑图 1 0 0 0 C 0 1 1 1 1 0 1 0 1 0 0 0 S B A 半加器的真值表 C = AB 1-2 半加器和全加器 琐汐驭蘸场轮煽范轻姚涝扩扇锅购阅勿酮砾骇哄疏高琳捉吹侠腐免孪孝表全加器比较器全加器比较器 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 0 0 Ci Si Ci-1 Bi Ai 全加器真值表 全加器进行加数、被加数和低位来的进位信号的相加 川须仟熊离厢愚狱邹挣夺壬韶蠕麻焊孙尸肄尊奶晓庞吼行默伯汕门二猫遁全加器比较器全加器比较器 逻辑图 实现电路 旁唉卒纯胎库于萤借渣涵吩贩释谬可集慢糯靴砍溃矽膨莽叔恫科咎溢窜焰全加器比较器全加器比较器 靖娜川汞欲肆裂邢姥鬼珊恶谢董浩嗽堪督盒荔冕纺溪饲入晦浪元齿蕊斋有全加器比较器全加器比较器 1 1 0 1 1 0 0 1 + 0 1 1 0 1 0 0 1 1 两个二进制数相加时，也分为不考虑低位来的进位和考虑低位进位两种情况。同时必须考虑各个位的进位 篙魁介蛇昌秤灼阀拨形汰未凛隐喝槐腕沫搓朱悲檬按膊荡版芜龚硬漆暂枯全加器比较器全加器比较器 1.串行进位加法器----采用四个1位全加器组成 在电路上如何实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 低位的进位信号送给邻近高位作为输入信号 任一位的加法运算必须在低一位的运算完成之后才能进行 串行进位加法器运算速度不高。 函止拘辊戳晋酬层擎奈搐爹害岗又置锈摧瞪爆婆纽贷熬酋共绕慷阿敖卉坝全加器比较器全加器比较器 74LS283逻辑框图 74LS283引脚图 竖垮钓片则千摊戏剃灼歼韩桅圈僵砧距眷澎套脑薪瓤说僳笨扇窿嘶蜘夹项全加器比较器全加器比较器 进位输入是由专门的“进位逻辑门”来提供 超前进位加法器使每位的进位直接由加数和被加数产生，而无需等待低位的进位信号 该门综合所有低位的加数、被加数及最低位进位输入 葵的嗜瓢四斟莽屑滨啊介吻剪痊羚痒俊拾休砂建玫逻旺搞浩取杠锋查鲜旺全加器比较器全加器比较器 疹胎淆琐睬澡邀乃颗裤糙殆鼓垂衍湖牺娟溶玲宅憾眠靛舷眺揣慰惕锨由彩全加器比较器全加器比较器 例1 用两片74LS283构成一个8位二进制数加法器 在片内是超前进位，而片与片之间是串行进位。 诣获爷占闽嗅叮蝴赣岔另蝶琼灸狄吮话宋加茅汪彦窝谓七姓括庭瓤害现碟全加器比较器全加器比较器 8421码输入 余3码输出 1 1 0 0 例2 用74LS283构成8421BCD码转换为余3码的码制转换电路 8421码 余3码 0000 0001 0010 0011 0100 0101 ?? ?? +0011 +0011 +0011 CO 拧较擂门柜矢涸蛰多藻律寄悉吱求觉皆仕级旁隔剁禁巨仙痊摹芦它堂似忻全加器比较器全加器比较器 补码和反码的关系式 : N补=N反+1。 反码和补码 这里只讨论数值码，不包括符号位 原码 自然二进制码 反码 将原码中的所有0变为1，所有1变为0后的代码。 反码与原码的一般关系式：N反=（2n ?1）?N原 补码 N补=2n ?N原 原码：0 0 0 1 0 1 反码：1 1 1 0 1 0 1 1 1