基于处理器核的LCD驱动电路设计.docVIP

西南科技大学 实验报告 课程名称： 基于FPGA的现代数字系统设计 实验名称：基于处理器核的LCD驱动电路设计 姓 名： 陈岑 学 号: 班 级： 电子1201 指导教师： 刘桂华 西南科技大学信息工程学院制基于处理器核的LCD驱动电路设计 实验原理 本次实验将完成的设计是一个基于PicoBlaze的SoPC系统，其示意图如图2.1所示。 图2.1 1、PicoBlaze微处理器核 PicoBlaze是一个8位RISC（精简指令集计算机）微处理器，是由VHDL语言开发的软处理器内核包，已经被专门设计和优化，在Xilinx公司的Virtex、Spartan-II系列以上FPGA与CoolRunner-II系列以上的CPLD器件设计中以IP核的方式提供，使用是免费的。在XC3S500E的FPGA中，只用到了96个Silice，也就是只占用到5%的逻辑资源。PicoBlaze执行一条命令需要2个时钟周期，在Spartan3E Starter Kit板上以50MHz时钟为例，PicoBlaze也能达到25MIPS的性能。 PicoBlaze起初命名为KCPSM，是Constant(K) Coded Programmable State Machine的简称，意为常量编码可编程状态机。现在已有三个版本：（1）KCPSM，其支持类型有Virtex, Virtex-E, Spartan-II和Spartan-IIE FPGA；（2）KCPSM2，其支持类型有Virtex-II, Virtex-II Pro FPGA；（3）KCPSM3，其支持类型有Spartan-3, Virtex-4, Virtex-II, Virtex-II Pro, Virtex-5, Spartan-6, Virtex-6 FPGA。 PicoBlaze 8 位微处理器内部结构如图2.2所示。PicoBlaze处理器IP Core由全局寄存器、计算逻辑单元（ALU）、程序流控制标志和复位逻辑、输入/输出（I/O）、中断控制器等几大部分构成。Picoblaze提供了49个不同指令，16个寄存器（CPLD为8个），256 个直接或间接的可设定地址的端口，1 个可屏蔽的、速率为35MIPS 的中断。它的性能超过了传统独立元器件组成的微处理器，而且成本低，使得PicoBlaze在数据处理和控制算法领域有着广泛的应用前景。由于可编程部分也完成嵌入，PicoBlaze可与子程序和外围设备结合起来完成特殊的设计。 图2.2 PicoBlaze是由VHDL语言开发的小型8位软处理器内核包，其汇编器是简单的命令行式可执行文件KCPSM3.exe，用汇编语言编写的程序经过编译后放入FPGA的块RAM存储器区。KCPSM3支持程序的指令可以到1024（使用一个BRAM），多个KCPSM3处理器可以用于处理不同的任务。图2.3是PicoBlaze的应用框架示意图。表2.1列出了PicoBlaze的各个端口并给予了说明。 图2.3 表2.1 端口 功能 I/O 端口 功能 I/O instruction 18位指令输入 input address 10位地址线 output in_port 8位输入接口 input port_id I/O地址控制 output interrupt 中断输入 input write_strobe 写控制 output reset 复位 input read_strobe 读控制 output clk 时钟输入 input interrupt_ack 中断响应 output instruction 18位指令输出 output out_port 8位输出接口 output 液晶显示器以其微功耗、小体积、使用灵活等诸多优点在袖珍式仪表和低功耗应用系统中得到越来越广泛的应用。液晶显示器通常可分为两大类，一类是点阵型，另一类是字符型。点阵型液晶通常面积较大，可以显示图形而一般的字符型液晶只有两行，面积小，只能显示字符和一些很简单的图形，简单易控制且成本低。2×16字符LCD，其内嵌一个Sitronix ST7066U图形控制器，功能与三星的S6A0069X或KS0066U、Hitachi的HD44780（国内使用较广）和SMOS的SED1278一样。与FPGA的连接关系如图2.4所示。 图2.4 该控制器有三个内部存储空间DDRAM、C