数字系统设计1.pptVIP

GUET School of Information Communications 数字系统设计 主讲：信息与通信学院　谢跃雷　（副教授） 课程内容 本课程是一门关于现代数字集成系统设计基础的课程，讲述硬件描述语言Verilog HDL的要素、语法、语句，仿真测试程序及可综合程序的设计方法。 其任务是：通过本课程的学习，使学生掌握利用Verilog设计现代数字集成系统的基本方法和手段。最终建立软件的建模到硬件数字集成电路的桥梁。 课程内容 具体内容包括： 数字系统概述 Verilog语言的构成元素 Verilog建模方法：门级建模描述　数据流建模描述　行为建模描述 Verilog高级结构 Verilog的测试仿真及综合 数字系统设计：基本存储单元、常用时序电路设计、状态机设计、时钟设计、流水线设计 参考教材 1.夏宇闻?著. Verilog数字系统设计教程（第3版） 2.潘松 陈龙 黄继业. EDA技术与Verilog HDL（第2版）.清华大学出版社 3.[美]?Michael D.Ciletti?著；李广军，林水生，阎波?等 译.Verilog HDL高级数字设计（第二版） 应用软件 Modelsim :仿真软件，仿真分为前仿真和后仿真 。 Synplify Pro：综合软件。 学习方法：学以致用，编写程序，仿真验证功能，综合查看硬件结构 考核方式 考核方式：闭卷 成绩评定：平时10％，实验20％，期末考试70％ 第一讲　数字系统设计概述 数字系统概述 Verilog概述 结构化设计方法 1.1 数字系统概述 二、数字系统的组成 数字系统的组成 输入电路/输出电路/数据处理器/控制器/时钟电路 输入电路 完成信号的转换：模数转换器、译码器、数据选择器和寄存器 输入应该包含缓冲电路 输出电路 输出驱动与执行 译码器、显示电路、寄存器和数模转换器来实现 输出应该锁存 数据处理器 主要包括逻辑运算与算术运算 数字系统不可缺少的部分 控制器 协调数字系统工作的部件 数字系统不可缺少的部分 输入：时钟/条件信号/全局信号/…… 输出：控制信号/相对于时钟的信号(时序)/…… 时钟电路 产生使系统工作的同步全局信号——时钟 复杂数字系统的组成 控制器 若干子系统 三、数字系统的实现方式 1、基于通用标准集成电路实现数字系统 采用SSI、MSI、LSI集成电路构成数字系统 例如：数字钟(74LS161、译码器、显示器等) 方法：器件搭成电路板，电路板构成系统 器件：74/54系列(TTL)、4000/4500系列(CMOS)以及存储器芯片，甚至包括GAL等。 特点： 传统的设计方法 适合小规模、功能简单的数字系统 基于通用标准集成电路实现数字系统示例 2、基于软件组态标准集成电路实现数字系统 微处理器＋存储器＋软件，通过程序的执行就可以实现具有任意复杂功能的数字系统 例如：EMCU+应用，DSP，ARM 特点 程序执行的灵活性 程序执行的顺序性(相对于电路的并发性) 程序编写的技巧性 程序的保密性差 接口数据速率较低 基于软件组态标准集成电路实现数字系统示例 3、基于全定制方式实现数字系统 基于晶体管的设计实现：版图设计＋布线布局＋优化＋工艺＋…… 例如：高速PLL的设计实现(流片) 专用集成电路(ASIC) 特点 速度高、功耗低、面积小 设计周期长，查错困难大、设计成本高 适用与特定的大量的应用 基于全定制方式实现数字系统示例 4、基于半定制方式实现数字系统 基本/标准单元＋连线/布局布线 两种形式：门阵列实现方式/标准单元实现方式 门阵列实现方式 利用厂商提供的基本逻辑单元，确定连线方式，以构成所需要的功能芯片。 特点：设计过程简单、生产周期短、成本低；利用率低 标准单元实现方式： 以标准单元库为基础。设计时从标准库中选取合适的标准单元构成满足设计要求的电路，然后调用这些标准单元的版图，并利用软件完成电路到版图的设计，最后将版图或网表交给生产厂商进行制作。 特点：性能/面积较好；投资周期较大 5、基于可编程逻辑器件实现数字系统 自己动手，设计实现确定功能的芯片（PLD器件） 例如：原型设计通常利用可编程逻辑器件实现 特点： 无需厂家参与设计生产 可重复设计，改变芯片的功能 可通过EDA软件在实验室进行操作 速度/功耗/面积不及全定制/半定制设计的数字系统 数字系统的实现方式 几种方式的比较 四、数字系统设计方法 计算机辅助工程 (Computer Aided Engineering, CAE) 增加了电路功能设计和结构设计、实现了工程设计。 原理图输入、模拟验证、逻辑综合、芯片布图、PCB布图 电子设计自动化 (Electronic Design Automation, EDA) 使用硬件描述语