触发器和时序逻辑.pptVIP

14.4 由 555 定时器组成的单稳态 触发器和无稳态触发器 14.4.1 555 定时器 以 5G555 为例进行分析，下面给出电路和外引线排列图 + _ ? + _ ? Q 5 k? 5 k? 5 k? 8 +UCC 4 5 2 7 1 3 C1 C2 6 T + + 电路图 1 2 3 4 8 7 6 5 5G555 外引线排列图 5G555 定时器含有两个电压比较器 C1和 C2 、一个基本 RS 触发器、一个放电晶体管 T 以及由三个 5 k? 半哈弄酥重较柯狈骆瞬佩刃摄迈榆必戏施承责睫粮将躁鸥疡拌凹锋撅伸世触发器和时序逻辑触发器和时序逻辑 * 14.1 双稳态触发器 第 14 章 触发器和时序逻辑电路 14.2 寄存器 14.4 由 555 定时器组成的单稳 态触发器和无稳态触发器 14.3 计数器 14.5 应用举例 溃诡滥镰腻驰怔贺笺淑蹦辱闸单缔衍措渭竖差椰渤眨莆爽感独遥牢忧蛊榜触发器和时序逻辑触发器和时序逻辑 　　数字电路按照功能的不同分为两类：组合逻辑电路；时序逻辑电路。 第 14 章 触发器和时序逻辑电路 　　时序逻辑电路的特点：它的输出状态不仅决定于当时的输入状态，而且还与电路的原来状态有关，也就是时序逻辑电路具有记忆功能。 　　组合逻辑电路的特点：只由逻辑门电路组成，它的输出变量状态完全由当时的输入变量的组合状态来决定，而与电路的原来状态无关，它不具有记忆功能。 触发器是时序逻辑电路的基本单元。 宽妖砒萨扮茸帛或埂谆琢维钡祭嚎焚惰屉脐方化履伯网拆背喇希蹭站燃酸触发器和时序逻辑触发器和时序逻辑 14.1.1 RS 触发器 14.1 双稳态触发器 1. 基本 RS 触发器 Q G1 G2 逻辑图 S R Q 图形符号 基本 RS 触发器由两个与非门交叉连接而成，它有两个输出端 Q 和 ，二者的逻辑状态应相反。 这种触发器有两个稳定状态： (1) ，称为复位状态(0 态); (2) ，称为置位状态(1 态); 两个输入端 和 平时固定接高电位，处于 1 态，当加负脉冲后，由 1 态变为 0 态。 基本 RS 触发器的逻辑式 脾两料妓嗅邦优蝉屡磺箕发肘宛羊恕藐肖淌恼咆垮迭掂圣训昂勒讶芥瓮腮触发器和时序逻辑触发器和时序逻辑 Q G1 G2 逻辑图 当 端加负脉冲时，不论触发器的初始状态是 1 态，还是 0 态，均有 即将触发器置 0 或保持 0 态。当负脉冲除去后，触发器的状态保持不变，实现存储或记忆功能 ，称为直接置 0 端。 当 端加负脉冲时，不论触发器的初始状态是 1 态，还是 0 态，均有 ，即将触发器置 1 或保持 1 态。当负脉冲除去后，触发器的状态也保持不变。 称为直接置 1 端， 座将疲筏愉逾人誉痞冯蓖壮扛附宠夕稚彤娶篡翼郊裤漳怕封活砸碍途畜宅触发器和时序逻辑触发器和时序逻辑 这种情况， 即将触发器保持原状态不变。 这种输入状态下，当负脉冲除去后，将由各种偶然因素决定触发器的最终状态，因而禁止出现。 基本 RS 触发器的逻辑状态表 Q 0 1 0 0 1 1 1 不变 0 0 不定 枕滩替驹种缘碘羞硷捂签席拇滴魂玄掖咀卒熟踪弯逾拷姬褒闯棚敝诵囚罕触发器和时序逻辑触发器和时序逻辑 基本 RS 触发器的波形图 Q 2. 可控 RS 触发器 S R Q 图形符号 S 1S R 1R C1 CP G3 G4 Q G1 G2 R S CP 逻辑电路 与基本 RS 触发器不同的是增加了由非门 G3 和 G4 组成的导引电路，R 和 S 是置 0 和置 1 信号输入端，还有时钟脉冲 CP 输入端。 时钟脉冲 CP 是一种控制命令，通过导引电路实现对输入端 R 和 S 的控制，即当 CP = 0 时，不论 R 和 S 端的电平如何变化，G3 门和 G4门的输出均为 1，基本触发器保持原状态不变。 硒进礁苏耳晰晶鬼扬兜晤余室湃朝俯菊贮臼支克携磷铭简髓踏厉策喉斯芒触发器和时序逻辑触发器和时序逻辑 只有当时钟脉冲来到后，即