数字电子钟设计.docVIP

内蒙古师范大学计算机与信息工程学院 《数字系统综合课程设计》 课程设计报告 实习题目 指导教师 职 称 学生姓名 学 号 日 期 设计题目 数字电子钟逻辑电路设计 指导教师 戚桂美 职称 讲师 姓 名 张颖 学 号 20131102537 日 期 2015.7.1 数字电子钟逻辑电路设计 计算机与信息工程学院 2013级通信工程班 张颖 20131102537 指导教师 戚桂美 讲师 摘要 本次数字时钟电路的设计我们使用了六片74LS160十进制计数器、一片74LS00二输入与非门、一片74LS04非门、一片74LS08二输入与门、一片74LS20四输入与非门和一片74LS00与非门采用异步连接设计构成数字电子钟。分钟、秒钟均使用60进制循环计数，时钟使用24进制循环计数并在每个小时的59分50秒到59分59秒的时候进行整点报时。 关键词 电子钟；循环计时；整点报时 1设计任务及主要技术指标和要求 1.1 设计任务： 用中小规模集成电路设计一台能显示时，分，秒的数字电子钟并实现整点报时的功能。 1.2 主要技术指标和要求： 1.2.1 由555定时器产生1Hz的标准秒信号。 1.2.2 秒、分为60进制计数器。 1.2.3 时为二十四进制计数器。 1.2.4 在每个分钟的计时部分到59分50秒的时候开始报时，到00分00秒的时候报时结束，实现整点报时功能。 2引言 数字电子钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛的应用。如，日常生活中的电子手表，车站、码头、机场等公共场所的大型数显电子钟。 3工作原理 数字电子钟所采用的是十进制计数器74SL160，根据时、分、秒各个时钟的需求不同，分别设计成不同进制，即分钟、秒钟为60进制，时钟为24进制.秒的个位，需要10进制计数器，十位需6进制计数器（计数到59时清零并进位）。秒部分设计与分钟的设计完全相同；时部分的设计应为当时钟计数到24时，使计数器的小时部分、分钟部分、秒钟部分全部清零，从而实现整体循环计时的功能。整点报时部分用74LS20四输入与非门与74LS04非门设计，每当分钟计时到59分50秒的时候进行报时，到00分00秒的时候报时结束。 4位同步计数器74LS160引脚结构图，如图1所示： 图1 74LS160引脚图 74LS160功能如表1所示： 表1 74LS160功能表 输入 输出 P T CP C D1 D2 D3 Q0 Q1 Q2 Q3 L × × × × × × × × L L L L H L × × ↑ D0 D1 D2 D3 D0 D1 D2 D3 H H H H ↑ × × × × 计数 H H L × × × × × × 保持 H H × L × × × × × 保持 4电路组成部分 4.1 计数部分 利用74LS160芯片和74LS00芯片组成的计数器，它们采用异步连接，利用外接标准1Hz脉冲信号给定时钟信号进行计数。 4.2 显示部分 将六片74LS60的Q0Q1Q2Q3脚分别接到实验箱上的数码显示管上，根据脉冲的个数显示时间 。 4.3 整点报时部分 将分钟计时部分的十位Q0、Q2与个位的Q0、Q3通过74LS20四输入与非门连在一起，输出记为A，将此输出A与74LS04相连取反 输出记为B,再将秒计时部分的十位Q0、Q2 通过74LS08与门连在一起，输出记为C，并将此输出C与前面分钟计时部分的输出B通过74LS08与门连在一起与蜂鸣器相连接，实现整点报时功能 5设计步骤及方法 所有74LS160的Vcc、LD、ET接5V电源(置为1)，Q1Q2Q3Q4和GND接地（置为0）。74LS00芯片的Q1接5V电源（置为1），EP接地。 5.1 秒部分的设计 秒部分具体设计如图2所示： 图2 秒部分设计图 秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器74LS160在面包板上设计10进制计数器显示秒的个位 。计数器的Cr接高电平，EP及ET接1。因为EP和ET同时为1时计数器处于计数工作状态。秒的个位和十位的2脚相接从而实现同步工作，串行进位输出端接十位的EP和ET。个位计数器由0000增加到1001时产生进位，并接十位部分计数器的脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS00在面包板上设计6进制计数器显示秒的十位 ：EP和ET接个位计数器的串行进位输出端，当个位计数器由0000增加到1001时产生进位，十位部分开始计数，通过74LS00对Q2Q1与