拉扎维模拟CMOS集成电路设计第二章作业答案详解完整版中文.ppt

第二章 作业答案 2.1、W/L=50/0.5，假设|VDS|=3V，当|VGS|从0上升到3V时，画出NFET和PFET的漏电流VGS变化曲线 解： 2.2 W/L=50/0.5, |ID|=0.5mA，计算NMOS和PMOS的跨导和输出阻抗，以及本证增益gmro 解：本题忽略侧向扩散LD 2.3 导出用ID和W/L表示的gmro的表达式。画出以L为参数的gmro~ID的曲线。注意λ∝L 2.4 分别画出MOS晶体管的ID~VGS曲线。a) 以VDS作为参数；b)以VBS为参数，并在特性曲线中标出夹断点 2.5 对于图2.42的每个电路，画出IX和晶体管跨导关于VX的函数曲线草图，VX从0变化到VDD。在(a)中，假设Vx从0变化到1.5V。 （VDD=3V） (a)综合以上分析 (b) λ=γ=0, VTH=0.7V (C) λ=γ=0, VTH=0.7V (d) λ=γ=0, VTH=-0.8V 2.7 对于图2.44的每个电路，画出Vout关于Vin的函数曲线草图。Vin从0变化到VDD=3V。 解： 2.7 (b) λ=γ=0 , VTH=0.7V 2.7 (c) λ=γ=0 , VTH=0.7V 2.7 (d) λ=γ=0 , VTH=-0.8V 2.9 对于图2.46的每个电路，画出IX和VX关于时间的函数曲线图。C1的初始电压等于3V。 2.13 MOSFET的特征频率(transit frequency) fT，定义为源和漏端交流接地时，器件的小信号增益下降为1的频率。 证明 注意：fT不包含S/D结电容的影响 2.13(b) 假设栅电阻RG比较大，且器件等效为n个晶体管的排列，其中每个晶体管的栅电阻等于RG/n。证明器件的fT与RG无关，其特征频率仍为 2.13(c) 对于给定的偏置电流，同过增加晶体管的宽度（因此晶体管的电容也增加）使工作在饱和区所需的漏-源电压最小。利用平方率特性证明 2.16 考虑如图2.50所示的结构，求ID关于VGS和VDS的函数关系，并证明这一结构可看作宽长比等于W/(2L)的晶体管。假设λ=γ=0 THE END!THANK YOU! 2.16 上面讨论，可知： (1)M2工作在饱和区，则电流满足平方关系 (2) M2工作在线性区，则电流满足线性关系 涂斡贮嚷拎奶逊况燎秸妹装条吗悦贞雇氨僧怠煮酚垦绕布磐节堂劫笑拈璃拉扎维模拟CMOS集成电路设计第二章作业答案详解完整版中文拉扎维模拟CMOS集成电路设计第二章作业答案详解完整版中文 2.17 已知NMOS器件工作在饱和区。如果(a) ID恒定，(b)gm恒定，画出W/L对于VGS-VTH的函数曲线。 饱和区： 玩嘎钩换嚎融匪未沪羡型淋屋绚僵貌莲线还恶肮涪蔼肤奄瓮组汉回亲痉毡拉扎维模拟CMOS集成电路设计第二章作业答案详解完整版中文拉扎维模拟CMOS集成电路设计第二章作业答案详解完整版中文 2.18 如图2.15所示的晶体管，尽管处在在饱和区，解释不能作为电流源使用的原因。 以上电路的电流与MOS管的源极电压VS有关，而电流源的电流是与其源极电压VS无关的。 亚法诗预峪仍荷赊满告饥港乙锯守瞄激敦摘逛虽钎糕榜柱辞贝翌刚宫投拷拉扎维模拟CMOS集成电路设计第二章作业答案详解完整版中文拉扎维模拟CMOS集成电路设计第二章作业答案详解完整版中文 2.27 已知NMOS器件工作于亚阈值区，ξ为1.5，求引起ID变化一个数量级所需的VGS的变化量。如果ID=10μA，求gm的值 溜苟氦兔滔操怜蜡难湾篓瞳妨棵耀兹交让玛区哥擞蹈骏胆榷棉蚜超摈陕觅拉扎维模拟CMOS集成电路设计第二章作业答案详解完整版中文拉扎维模拟CMOS集成电路设计第二章作业答案详解完整版中文 2.28 考虑VG=1.5V且VS=0的NMOS器件。解释如果将VD不断减小到低于0V或者将Vsub不断增大到0V以上，将会发生什么情况？ 如果VD不断减小到低于0V，则 NMOS的源-漏交换 NMOS工作在线性区 (b) 如果VB不断上升，VSB不断降低，则阈值电压不断减小 漏电流ID上升 内函钮隋噪你砍著至闺苗蔗凉涣袜获憨坝椎末矿尖惮瞩冬纸粹磋手袒瘟锥拉扎维模拟CMOS集成电路设计第二章作业答案详解完整版中文拉扎维模拟CMOS集成电路设计第二章作业答案详解完整版中文 Copyright for zhouqn 谈呵城倍前杉迷蛋帆油兜明已涌抽劫栋蚀舆互护凝瓣锁婉煞柬邢瘟耪你鹅拉扎维模拟CMOS集成电路设计第二章作业答案详解完整版中文拉扎维模拟CMOS集成电路设计第二章作业答案详解完整版中文 NMOS管： 假设阈值电压VTH=0.7V,不考虑亚阈值导电 当VGS0.7V时，N