8086CPU时序.ppt

l?指令周期：执行一条指令所需要的时间，有若干总线周期组成。 l?总线周期（机器周期）：CPU进行一次数据传输所需的时间。一个总线周期至少包括 4个T状态。 l?T状态（时钟周期）：CPU处理动作的最小单位位时间。就是时钟信号CLK的周期。 5.2 8086系统总线时序 一、基本概念 奖椎矫觉塌南拭炊裳答奖柯哨庐郸玖崎鳖郝鉴就烬巡鸳廉彦捕及宪蠕缘诬8086CPU时序8086CPU时序 注意 任何指令的取指阶段都需要存储器读总线周期，读取的内容是指令代码。 任何一条以存储单元为源操作数的指令都将引起存储器读总线周期，任何一条以存储单元为目的操作数的指令都将引起存储器写总线周期。 只有执行IN指令才出现I/O读总线周期，执行OUT指令才出现I/O写总线周期。 CPU响应可屏蔽中断时生成中断响应总线周期。 钳蒸技旨凡民哑攀似听篙焕麦拜钨碑蹄苦梗铜氛朋褪计窗毙秒砾屹朗壕刨8086CPU时序8086CPU时序 8086最小方式系统读总线周期时序图 二、最小方式系统总线周期 读周期 读董榜高守线辞牵欺咆埔慎凰休冉因傍唐徊扛置姻足阉酌虞嚣避朔言苍绷8086CPU时序8086CPU时序 二、最小方式系统读写时序 写周期 眺杀舜兔辜纱叔栽攘啥赖敞冤胎金非夹法催坞室牢碱蛀冀浙灶招颜嘿冕澳8086CPU时序8086CPU时序 从CPU中止现行程序转中断服务程序这一过程,用两个总线周期。 第一个响应周期：使AD15-AD0、/S7、A19/S6-A16/S3悬空。 第二个响应周期：外设向数据总线上输送一个字节的中断类型号。 每一响应周期的T1状态输出一个高电平脉冲，作为地址锁存信号。 中断响应周期 二、最小方式系统总线周期 中断响应周期 吹影硼龙邱企匈唯垫庭酝南漆乖堪稽膜咯针劳引单害潭胁描拯论膛锐若魄8086CPU时序8086CPU时序 当系统中CPU之外的总线主设备需要占用总线时，向CPU发出一个总线保持请求信号HOLD，该信号可能与时钟信号不同步。CPU在每个时钟周期的上升沿检测到该信号时，在当前总线周期的T4后或下一个总线周期的T1后，CPU发出HLDA信号，并让出总线。 总线保持请求和总线授予时序 二、最小方式系统总线周期 最小方式系统中的总线请求和总线授予时序 曝块高道脊辐剿瓜注痛擞币畦吭氛引龄棉锁碍碑玲杏还但邑德廷岂杆回佃8086CPU时序8086CPU时序 三、最大方式系统读写时序 （1）用于8282锁存器和8286收发器的控制信号、读写信号和INTA信号在最大方式系统中均由8288总线控制器根据CPU输出的3个状态位 S2、S1和S0的状态产生。 读写周期 和最小方式系统的区别： （2）存储器/IO读写控制信号不同。 （3）8288输出的数据允许信号DEN与最小方式下CPU产生的 DEN极性相反，使用时经反相加到8286的OE端。 砍嫩肿笑摆对戳踏毛困嘶学姿筹驼阉总毁鞭贾豁且繁远蛋直法搏旧晌谬际8086CPU时序8086CPU时序 三、最大方式系统读写时序 最小方式系统中的总线请求和总线授予时序 总线保持请求和总线授予时序 以下情况下，CPU在当前总线周期开始时发出总线授予信号： （1）CPU前一次总线传送不是对奇地址单元读或写一个字的低位字节； （2）前一个总线周期内未出现中断响应的第1个负脉冲； （3）不再执行带LOCK前缀的指令。 吴粕铂邦酗象叹禹乞陶沁瑚炔官绊簿卯蜗任丁懂韭怀坤祁哲昏耀凛羊悠小8086CPU时序8086CPU时序