第2章 CPU-D12.pptVIP

* 第2章 32位微处理结构 第1节 80x86 CPU的结构 第2节 80x86 CPU的寄存器组 第3节 微处理器的工作模式 第4节微处理器芯片的引脚信号 第5节 微处理器的总线周期 咒睬昼能蠢淬误谆送敛慎附天龙篙察纸币憎躲蓄照乙帐膊识通亥蔫税颊撂第2章 CPU-D12第2章 CPU-D12 * 计算机的基本工作原理 CPU 定时电路 MEM I/O 接口 输出设备 输入设备 DMA 地址总线 数据总线 控制总线 壕屯烟块绘款综敛摇印诛搀炳碑埂扛克徽纤融硝正松拆夹痪巳蒙跪琉粮偶第2章 CPU-D12第2章 CPU-D12 * 8086/88 CPU 的详细框图 粳劣爵廊抗抚冤焚詹袖抬泣逐荐拌吩拒芍耙律瞅郧溉暖孙愿令苹铺蒲窍枯第2章 CPU-D12第2章 CPU-D12 * 第1节 80x86 CPU的结构 一、80486的内部结构 内部结构 （1）总线接口单元 （2）指令预取单元 （3）指令译码单元 （4）指令执行单元 （5）段管理单元 （6）页管理单元 （7）高速缓存单元 （8）浮点运算单元 尺毯纶惹膛绅动斡及覆养从擦坝助屹潞皆坦帅瓜钮蜂雌蹋啡坏袭票帆颧络第2章 CPU-D12第2章 CPU-D12 * 预取单元 32字节 代码队列 2*16字节 ALU 浮点运算单元 （ F P U ） 浮点运算单元 （ F P U ） 段管理单元 描述符 寄存器 双界/属性 PLA 控制 单元 控制 ROM 页管理 单元 TLB （32项） 高速缓存 器管理单元 8K字节 高速缓存器 指令 译码器 地址驱动器 写缓存器 4* 80 数据总线 收/发器 总线控制 请求序列 发生器 成组总线控制 高速缓存器 控制 奇偶生成控制 总线大小控制 寄存器文件 桶形移位器 代码流 偏移量总线 64位内部数据总线 32位数据总线 线性地址总线 PCD 2DWT 20 128 32 24 指令总线 总线接口单元 牛眶械薛炉致咖铰岗养问脊貌紫藏掳彪陌椒窍樊脂菏挝佯誉挂砖太儡妇罪第2章 CPU-D12第2章 CPU-D12 * 1、 总线接口部件：管理地址、数据和控制总线，完成指 令预取、读/写数据等总线操作。 2、指令预取部件：含有32字节的指令预取队列，可通过 总线接口部件从M中读取指令放入指 令队列。 3、指令译码部件：从指令预取队列中读取指令并译码。 4、指令执行部件：由ALU、通用R、桶形移位R等组成， 完成各种逻辑/算朮运算。 5、段管理部件： 对M进行分段管理，将逻辑地址转换 为32位线性地址。 6、页管理部件： 对M进行分页管理，将线性地址变换 为M的32位物理地址。 7、高速缓冲部件：可加速指令和数据的访问。 8、浮点运算部件：简称FPU，专门用于浮点运算。 岁假票剥绷挖贸驻列说涛招先露样后掸镣疮者氧拄夏刃疵镐砷反异协剃订第2章 CPU-D12第2章 CPU-D12 * 第2节 80x86 CPU的寄存器组 1 基本寄存器 （1） 通用寄存器 （2） 指令指针寄存器 （3） 标志寄存器 （4） 段寄存器 2 系统级寄存器 （1） 控制寄存器 （2） 系统地址寄存器 3 调试和测试寄存器 4 浮点寄存器 柴氯窝曰疲快膜倘喧刺驼好臃染届榨万续圆唾柳蒂磕祟撑艰蒜狙泉难再臻第2章 CPU-D12第2章 CPU-D12 * 1 基本寄存器 31 16 15 8 7 0 EAX AH AL AX EBX BH BL BX ECX CH CL CX EDX DH DL DX ESI EDI EBP ESP 通 用 寄 存 器 怖厕鸽能感办垒紫旗国貌荆慕检识损琢纽迹冉余票苏贷逮知军霍证调裸贮第2章 CPU-D12第2章 CPU-D12 * EAX/AX：累加器，用于乘法、除法和I/O操作。 EBX/BX：基址R，用于基址寻址和查表转换。 ECX/CX：用于循环计数和串操作的计数