- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电路实验报告
姓名:张珂
班级:10级8班
学号:2010302540224
实验一:组合逻辑电路分析
一.实验用集成电路引脚图
74LS00集成电路
74LS20集成电路
二、实验内容
1、组合逻辑电路分析
逻辑原理图如下:
图1.1组合逻辑电路分析
电路图说明:ABCD按逻辑开关“1”表示高电平,“0”表示低电平;
逻辑指示灯:灯亮表示“1”,灯不亮表示“0”。
真值表如下:
A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 表1.1 组合逻辑电路分析真值表
实验分析:
由实验逻辑电路图可知:输出X1==AB+CD ,同样,由真值表也能推出此方程,说明此逻辑电路具有与或功能。
2、密码锁问题:
密码锁的开锁条件是:拨对密码,钥匙插入锁眼将电源接通,当两个条件同时满足时,开锁信号为“1”,将锁打开;否则,报警信号为“1”,则接通警铃。
试分析下图中密码锁的密码ABCD是什么?
密码锁逻辑原理图如下:
图 2 密码锁电路分析
实验真值表记录如下:
实验真值表 A B C D X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 表1.2 密码锁电路分析真值表
实验分析:
由真值表(表1.2)可知:当ABCD为1001时,灯X1亮,灯X2灭;其他情况下,灯X1灭,灯X2亮。由此可见,该密码锁的密码ABCD为1001.因而,可以得到:X1=,X2=。
实验心得
1.本次实验对元件74LS00和74LS20的端口熟悉了很多,大致记住了哪些端口是与非门的输入端,哪些是输出端。
2.熟悉了面板,知道怎样换器件以及电源、开关的位置。
3.熟悉了基本逻辑电路的分析方法和及其逻辑功能的分析,熟悉了各类门的实物元件以及元件的使用和线路连接。
4.知道了利用单刀双掷开关的双接点,分别连接高电平和低电平,开关的掷点不同,门电路输入的电平也不同。
实验二 组合逻辑实验(一)
半加器和全加器
一.实验目的
熟悉使用门电路设计组合电路的原理和方法步骤。
二.预习内容
1.复习用门电路设计组合逻辑电路的原理和方法步骤
2.复习二进制数的运算。
用与非门设计半加器的逻辑图
完成用疑异或门、与或非门、与非门设计全加器的逻辑图
完成用异或门设计的3变量判奇电路原理图
三.参考元件
四.实验内容
1、用与非门组成半加器
由理论课知识可知:
===
==
逻辑原理图如下:
图 2.1与非门设计半加器电路图
真值表如下:
A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 表2.1 半加器实验结果记录表格
2、用异或门、与或非门、与非门组成全加器
由理论课知识可知:
=
=
根据上式,设计如下电路:
图 2.2用异或门、与或非门、与非门设计的全加器
真值表如下:
Ai Bi Ci-1 Si Ci 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 0 0 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 1 1 1 1 1 1 表2.2 全加器实验数据表格
3、用异或门设计3变量判奇电路,要求变量中1的个数为奇数时,输出为1,否则为0.
根据题目要求可知:
输出L=
则可以设计出如下电路:
图 2.3用异或门设计的3变量判奇电路
真值表:
输入A 输入B 输入C 输出L 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1
文档评论(0)