maxplus使用图形输入.pptVIP

例：用基本门电路实现3-8译码器 门电路实现3-8译码器的编译结果： 编译成功后产生的默认逻辑符号： 此逻辑符号的功能可代替集成电路74138。 打开编译器窗口： 在 MAX+PLUS II 菜单内选择Compiler 项。则出现编译器窗口，如图所示。 4.4 设计项目的编译 选择 Start开始编译。 MAX+PLUS II 编译器将检查项目是否有错，并对项目进行逻辑综合、优化、布局布线，然后配置到一个 Altera 器件中，同时将产生报告文件、编程文件和用于定时仿真用的输出文件。 两种编译方式：功能编译、定时编译 功能编译只检查逻辑设计是否正确，与实际器件无关。 选菜单：MAX+PLUS II\Compiler 再选菜单：Processing\Functional SNF Extractor 功能编译器窗口 定时编译与实际器件有关， 完成的功能较多。 选菜单：Processing\Timing SNF Extractor 定时编译器窗口 (1). 网表提取器将所有设计文件转化为二进制网表文件； (2). 数据库建立器建立用以描述整个设计的数据库； (3). 逻辑综合器对整个设计进行逻辑综合、优化触发器设计等； (4). 分割器（划分器）选择适合当前项目设计的相应器件； (5). 适配器将逻辑设计在特定器件内实现，生成报告文件； (6). 仿真网表提取器生成时延仿真所需的各种文件； (7). 装配器生成用以硬件编程的各种文件。 4.5 设计项目的仿真 编译成功的设计并不一定完全正确。 仿真的目的：验证设计的电路是否真正达到设计要求。 MAX+PLUS Ⅱ的仿真（Simulator）分为两种： 功能仿真（Functional Simulation）： 仅测试项目的逻辑功能 定时仿真（Timing Simulation）： 不仅测试项目的逻辑功能，还测试目标器件最差情况下的时间关系。 仿真的输入文件： a. 前面编译过程产生的各种文件 b. 仿真器的输入变量（输入波形），即仿真器通道文件（Simulator Channel File——.scf） 1. 建立波形输入文件（.scf） （1）选File\New…，然后选择Waveform Editor File，从下拉列表框中选择（.scf）扩展名 出现波形编辑器窗口 单击鼠标右键，选择“Enter Nodes from SNF…” 选择仿真节点 a. 选菜单： Node\Enter Node from SNF ... b. 选择LIST，可列 出所有的节点。选 中所需要的节点， 并选择向右箭头， 把选中的节点送到 右窗口。 Enter Node from SNF对话框 选择OK，出现波形编辑器 选择节点的波形编辑器 2、 对输入节点进行波形编辑 已编辑好输入波形编辑窗口 设置栅格间距 选 Options\Grid Size…，可设置栅格间距。 设置栅格对话框 设置仿真结束时间 选 File\End time… ，可设置结束时间。 设置结束时间 3、仿真 （1）选MAX+PLUS Ⅱ\Simulator，出现仿真器运行环境。 仿真的运行环境 （2）按Start ，则进行仿真，仿真完后，按Open SCF按 钮，则可观察仿真结果的波形图。 仿真波形图 * MAX+PLUS Ⅱ的特点： 1. 与结构无关 支持Altera所有器件（APEX系列由 Quartus 支持）。 2. 多平台 各种PC机、多种系列工作站。 3. 完全集成化 从设计输入、综合优化、仿真验证到器件编程等全 部集成在统一的开发环境下。 4. 丰富的设计库