第04章 存储系统.pptVIP

第4章 存贮系统 现代计算机是依据存储程序的原理而设计的。计算机的工作步骤和处理对象，都存放在存储器中。存储器采用什么存储介质、怎样组织存储系统，以及怎样控制存储器的存取操作等 都是理解计算机工作原理的基础内容。 4.1 存储系统组织 4.1.1存储系统的层次结构 4.1.2存储器的分类 4.1.1 存储系统的层次结构 微机存储系统有三个基本参数：容量、速度、成本 容量：以字节数表示 速度：以访问时间TA、存储周期TM或带宽BM表示 TA——从接收读申请到读出信息到存储器输出端的时间 TM——连续两次启动存储器所需的最小时间间隔 TM TA 4.1.2 存储器的分类 4.2 随机读写存储器 2. SRAM存储器的组成一个SRAM存储器由存储体、读写电路、地址译码电路和控制电路等组成 。见书82页框图4-3: 存储体—是存储单元的集合。把4096个字的同一位集成制造在一个硅片上。再用16片同样的硅片，这样就可组成4096×16位的存储器。 地址译码器－它用来自CPU地址寄存器中所存放的被访问存储单元的地址编码，将其转换成高电平控制该存储单元的字线Z，使该存储单元的AB端经过位线与I/O电路连通。 地址译码器有两种方式： 单译码也叫字结构译码，它的译码器只有一个，译码输出作字线Z选择（称字选线）。字选线能选中某个字（存储单元）的所有位 。单译码方式适用于小容量存储芯片。 双译码也叫字位结构译码，是目前存储芯片最常用的译码方式。它有两个译码器，在单元数相同时双译码方式可减少芯片内选择线的数目，有利于提高芯片集成度。双译码方式适用于大容量存储芯片。 驱动器－用来提高译码器输出驱动能力。使一条译码输出线能驱动多个存储元电路的字线或位线。 I/O电路－在数据总线和被选用的单元之间，用以控制被选 中的单元读出或写入，并具有放大信息的作用。 片选与读/写控制电路－在选择地址时首先要选片。 用地址译码器的输出和一些控制信 号来形成片选信号。 输出驱动电路－为了扩展存储器的容量，将几个芯片的数据 线并联使用；另外存储器的读出数据或写入 数据都放在双向的数据总线上。这就用到三 态输出缓冲器。 3. SRAM存储芯片实例 (1) 内部结构是一个广泛使用的小容量SRAM芯片，容量为1K?4位。在逻辑结构上分为4个位平面，每个位平面有1024个物理存储单元，构成一个64行?16列的矩阵。 (2) 引脚（如图） 采用18脚封装，其中： 片选为低电平时选中本芯片. 写使能，低电平时写入， 高电平时读出。 地址线10位：选择芯片内1K编址单元中的一个。 双向数据线4位：可直接与数据总线连接，当读出时，输出数据可维持一定时间 供同步打入某寄存器。当片选为1时，数据输出端呈高阻抗，与数据总线隔离。 4.2.2 动态RAM芯片(DRAM) 动态MOS存储器的存储原理：利用芯片中电容上存储电荷状态的不同来记录信息。定义为：电容充电至高电平，为1；电容放电至低电平，为0。 采用这种方式，不用双稳态电路，可以简化结构，完成充电后可将MOS管断开，既可使电容上电荷的泄放电流极少，而且降低了芯片的功耗，使芯片的集成度得到提高。 尽管如此，可是电容上的电荷仍然有泄漏，所以，使用时每隔一定时间就需要对存储内容重写一遍，也就是对存1的电容重新充电，即动态刷新。 由于这种存储器在工作中需定期刷新，才能保持信息，所以称为动态存储器，简称为 DRAM 早期的动态MOS存储单元为四管动态MOS存储单元。现在广泛采用单管动态MOS存储单元。 1. 单管MOS动态存储单元电路如下图所示，是一种结构非常简化的单管存储单元，只有一个电容和一个MOS管电容C可用来存储电荷，控制管T用来控制充放电回路的通断 (1) 写入(2) 暂存信息(3) 读出 读操作后电容C上的电荷数量将发生变化，因而属于破坏性读出 需要读后重写，可由芯片内的外围电路自动实现。 只有一个电容和MOS管 电容存储电荷，控制管T 用来控制充放电回路的 通断。 读写时，字线加高电平， T导通。 暂存信息时，字线加低电 平，T断开，电容C没有 放电回路而只有一定泄漏。 2. DRAM芯片举例：以Intel 2164为例，在早期的IBM-PC中，使用它作为主存储器(1) 内部结构 芯片容量为64K×1位