第10章存储器接口.docxVIP

第10章 存储器接口 罗文坚 中国科大 计算机学院 /~wjluo/mcps/ 本章内容 存储器器件 地址译码 8088和80188（8位）存储器接口 8086~80386SX（16位）存储器接口 80386DX~80486（32位）存储器接口 Pentium~Core2（64位）存储器接口 DRAM 存储器器件的引脚 The number of address pins is related to the number of memory locations. Common sizes are 1M to 64GB locations. Therefore, between 20 and 36 address pins are present. 存储器器件的引脚（续1） The number of data pins is related to the size of the memory location. For example, an 8-bit wide (byte-wide) memory device has 8 data pins. Catalog listing of 1K X 8 indicate a byte addressable 8K memory. 存储器器件的引脚（续2） Each memory device has at least one chip select (CS) or chip enable (CE) pin that enables the memory device. This enables read and/or write operations. If more than one are present, then all must be 0 in order to perform a read or write. 存储器器件的引脚（续3） ROM OE# or G#. RAM OE# and WE# R/W# 存储器中的数据组织 存储字：计算机系统中，作为一个整体一次存放和取出内存储器的数据称为“存储字”。 字节编址：一个存储地址对应一个8位存储单元。 Intel x86：低地址，低字节 Motorola 680X0：低地址，高字节 本章内容 存储器器件 地址译码 8088和80188（8位）存储器接口 8086~80386SX（16位）存储器接口 80386DX~80486（32位）存储器接口 Pentium~Core2（64位）存储器接口 DRAM 存储芯片结构与译码方式 片内地址 vs. 片外地址 地址译码技术 简单的与非门译码器 3-8线译码器（74LS138） 双2-4线译码器（74LS139） PLD可编程译码器 本章内容 存储器器件 地址译码 8088和80188（8位）存储器接口 8086~80386SX（16位）存储器接口 80386DX~80486（32位）存储器接口 Pentium~Core2（64位）存储器接口 DRAM 8088存储系统（512KB） 本章内容 存储器器件 地址译码 8088和80188（8位）存储器接口 8086~80386SX（16位）存储器接口 80386DX~80486（32位）存储器接口 Pentium~Core2（64位）存储器接口 DRAM 8086存储系统 数据总线16位，要求一次既可以访问一个字节，又可以访问一个字。 奇偶分体：BHE#和BLE#（A0） 本章内容 存储器器件 地址译码 8088和80188（8位）存储器接口 8086~80386SX（16位）存储器接口 80386DX~80486（32位）存储器接口 Pentium~Core2（64位）存储器接口 DRAM 80386DX~80486的存储器组织 字节允许线BE0#~BE3# ，用来选通数据总线的不同部件。 本章内容 存储器器件 地址译码 8088和80188（8位）存储器接口 8086~80386SX（16位）存储器接口 80386DX~80486（32位）存储器接口 Pentium~Core2（64位）存储器接口 DRAM Pentium~Core2的存储器组织 8个存储体 本章内容 存储器器件 地址译码 8088和80188（8位）存储器接口 8086~80386SX（16位）存储器接口 80386DX~80486（32位）存储器接口 Pentium~Core2（64位）存储器接口 DRAM DRAM芯片 DRAMs must be refreshed (rewritten) every 2 to 4 ms Since they store their value on an integrated capacitor th