第五章 触发器.pptVIP

1、 基本RS锁存器 2） 工作原理 3）基本RS锁存器功能表 6.）基本RS锁存器特点 7）由或非门组成的基本RS锁存器 7）由或非门组成的基本RS锁存器 逻辑门控RS锁存器功能表 。 2. 典型集成电路 74HC/HCT74 中D触发器的逻辑图 0 0 1 1 0 1 1 0 1 0 0 1 0 0 1 。 2. 典型集成电路 74HC/HCT74 中D触发器的逻辑图 0 0 1 1 1 0 1 0 1 1 0 0 1 0 。 2. 典型集成电路 74HC/HCT74 中D触发器的逻辑图 1 1 0 0 1 0 0 0 1 0 1 1 0 1 0 1 。 2. 典型集成电路 74HC/HCT74 中D触发器的逻辑图 1 1 0 1 0 1 1 0 1 0 0 1 0 0 0 。 2. 典型集成电路 74HC/HCT74 中D触发器的逻辑图 1 1 0 1 1 0 0 0 1 0 0 0 1 1 1 74HC/HCT74的功能表 L H H ↑ H H H L L ↑ H H Qn+1 D CP H H × × L L H L × × L H L H × × H L Q D CP 输 出 输 入 国标逻辑符号 直接置1、置0（异步置1、置0 ），具有优先权， 只有 时， 触发器才在CP 处， 按照 变化 D触发器的特性方程 5.3.2、维持阻塞触发器 1、电路结构: 2、工作原理： 1 1 1 0 0 1 1 0 0 1 1 1 1 1 RD=1,SD=0时： G1、G2 构成基本RS触发器 SD RD D Q Q CP D Q Q CP G6 G5 G3 G4 G1 G2 RD、SD：异步清0（复位）、置1（置位）端 5.3.2、维持阻塞触发器 1、电路结构: 2、工作原理： 1 1 0 0 1 1 1 1 1 0 0 1 1 0 RD=1,SD=0时： G1、G2 构成基本RS触发器 SD RD D Q Q CP D Q Q CP G6 G5 G3 G4 G1 G2 Q=1, Q=0 RD、SD：异步清0（复位）、置1（置位）端 SD RD D Q Q CP D Q Q CP G6 G5 G3 G4 G1 G2 0 1 0 1 1 0 RD=0,SD=1时： Q=0, Q=1 0 0 正常工作时，Rd=Sd=1 (1)CP=0时 1 1 保持不变 D Q Q CP G6 G5 G3 G4 G1 G2 D 1 1 Q5=D , Q6=D G3、G4封锁，Q保持不变; G5、G6打开, 把 D 引入, 1 1 D Q Q CP G6 G5 G3 G4 G1 G2 D R S D D (2)CP 0?1瞬间: Q=R=D,Q=D G3,G4开通，Q5,Q6的输出继续传送到G1,G2; 1 1 D D D D Q Q CP G6 G5 G3 G4 G1 G2 R S (3)尔后，CP=1期间： G5被封锁，D即使在CP=1期间变成1,保持Q=0 0 1 0 1 若原来D=0; 置0维持线，置1阻塞线 0 1 1 D D D D Q Q CP G6 G5 G3 G4 G1 G2 R S 置1维持线 置0阻塞线 若原来D=1; G3,G6被封锁，D即使在CP=1期间变成0，保持Q=1 (3)CP=1期间： 特性方程和功能表 0 1 0 1 Qn+1 CP D D CP Q Q 逻辑符号 正边沿触发器 CP D Q 波形图 在CP的 翻转一次，Qn+1=D（ 前一时刻的输入） , 其他时候Q保持不变 维持-阻塞D边沿触发器动作特点： * 教学基本要求 1、掌握锁存器、触发器的电路结构、工作原理、动作特点 2、熟练掌握SR触发器、JK触发器、D触发器及T 触发器的逻辑功能 第五章 锁存器和触发器 锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。 触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。 CP CP 不同点： 锁存器和触发器是时序逻辑电路最基本单元电路 共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。 锁存器和触发器的逻辑功能描述方法 1、功能表 2、特性方程 3、状态转换图 与组合逻辑电路不同点：变量中含电路的现态Qn 描述电路的次态Qn+1与现态Qn及输入之间的关系式 4、波形图(时序图) ? I1 = ?O2 ? O1 = ? I2 5.1 双稳态存储单元电路 图