MC SYSTEM-第三章 门电路.ppt

图3.5.34 OC门输出并联的接法及逻辑图 3.3 CMOS门电路 一.反相器(非门) 二.其它类型的CMOS门电路 (2). CMOS或非门 (3). 带缓冲级的CMOS与非门电路 (4). 带缓冲级的CMOS或非门电路 (5). CMOS三态门(之一) (6). CMOS三态门(之二) （a）用或非门控制（b）用与非门控制 (7).CMOS三态门(之三) （8）漏极开路门电路（OD） (10).模拟开关 练习： P154 题3.14 练习： P154 题3.18 cc T2 (Vo) A R 2 R 1 Y T1 R 3 R 4 T4 T5 VB1 VB2 VC2 VE2 D 2 V D 1 B R 5 T3 7.TTL电路改进 (1)74H系列 6.TTL电路改进 各级工作状态 全部为 高电平 倒置 饱和 导通 截止 饱和 UOL 开门 至少有一 个低电平 深饱和 截止 微饱和 导通 截止 UOH 关门 输入 T1 T2 T3 T4 T5 输出 与非门状态 表1 (1)74H系列 cc T2 (Vo) A R 2 R 1 Y T1 R 3 R 4 T4 T5 VB1 VB2 VC2 VE2 D 2 V D 1 B R 5 T3 6.TTL电路改进 (2)74S系列： 74H系列＋抗饱和三极管 B C E B C E (Vo) VB2 VE2 T2 A R 2 R 1 Y T1 R 3 R 4 T4 T5 VB1 VC2 D 2 D 1 B R 5 T3 6.TTL电路改进 (2)74S系列： 74H系列＋抗饱和三极管 cc V 1.电路 u I + V DD T P T N (a) 电路 u O (1).原理图 3.3 CMOS门电路 (2).电压传输特性 3.3 CMOS门电路 (3).不同VDD下CMOS反相器的噪声容限 (1). CMOS与非门 * 第三章 门电路 3.1 概述 3.2 半导体二极管门电路 3.3 CMOS门电路 3.5 TTL门电路 §3.1概述 分立元件门电路(二.三极管组成) 集成元件～ 1.门电路 TTL(多) ECL I2L (晶体管－晶体管逻辑电路) （射极耦合逻辑电路） （集成注入逻辑电路） CMOS(多) NMOS PMOS 双极型 单极型（MOS） Bi-CMOS 按工艺分 第三章 门电路 小规模集成电路（SSI）： 按集成度分 中规模～(MSI)： 大规模～（LSI） 超大规模～（VLSI） 逻辑门、触发器等 只读存储器、随机存储器、微处理器等 集成元件门电路（书P68） 译码器、计数器、数据选择器、加法器、移位寄存器等 §3.1概述 2.正负逻辑 ！ 在一个系统中采用单一逻辑。本书一律采用正逻辑 例： A B Y 0.3v 0.3v 0.3v 0.3v 3.6v 0.3v 3.6v 0.3v 0.3v 3.6v 3.6v 3.6v §3.2半导体二极管门电路 1.二极管开关特性 如图，已知输入电压Vi波形和二极管导通电压UD＝0.7v，试画出输出电压V0波形。 R ＋ V0 D Vi － 2.三极管开关特性 如图，已知输入电压Vi波形，试画出输出电压V0波形。(P111图3.5.3) ＋ － ＋ － V cc R c R b T Vi V0 §3.2二、三极管的开关特性 3.MOS管开关特性 如图，已知输入电压Vi波形，试画出输出电压V0波形。(P75图3.3.4) d g ＋ － ＋ － V DD R D Vi V0 s §3.2二、三极管的开关特性 4. 如图3.2.5所示，D1、D2锗　二极管，ＶＤ＝0.2ｖ，　Ｖｃｃ＝１２ｖ 研究Ｚ＝ｆ（Ａ，Ｂ） 二极管与门 5. 如图3.2.6所示，D1、D2锗　二极管，ＶＤ＝0.2ｖ，　-ＶEE＝-１２ｖ 研究Ｚ＝ｆ（Ａ，Ｂ） 二极管或门 Ａ Ｂ Ｄ１ Ｄ２ Ｚ Ｒ Ｖｃｃ 图3.2.5 Ａ Ｂ Ｄ１ Ｄ２ Ｚ Ｒ 图3.2.6 -ＶEE 6. 如图(P1143.5.7)所示， 研究Y＝ｆ（A） 三极管非门 V cc A R c R 2 R 1 Y 图3.5.7 T §2.3分立元件门电路 7. 复合门电路 Ａ Ｂ Ｄ1 Ｄ2 Z Ｒ Ｖｃｃ 与门 V R 2 cc A R c R 1 Y 非门