第七章大规模专用集成电路.ppt.pptVIP

第七章 大规模专用集成电路 7.1 概 述 7.2 常用大规模专用集成电路 本章小节 7.1 概 述 随着微电子技术的不断发展，大规模集成电路(LSI)在数字电路和数字系统中的应用越来越为广泛，采用大规模集成电路进行数字系统逻辑设计具有体积小、功耗低、可靠性高、易于设计、便于调试和维护等一系列优点。 根据大规模集成电路的设计方式，可将其分为非用户定制电路(Non—custom design IC)和用户定制电路(Custom design IC)。 非用户定制电路又称为通用集成电路，这类电路具有生产量大、使用广泛、价格便宜等优点。用户定制电路通常称为专用集成电路ASIC (Application Specific Integrated Circuit)。 采用ASIC进行数字系统逻辑设计具有设计简单、使用灵活、功能可靠以及保密性能好等优点，近年来ASIC产品无论在价格、集成度或产量、产值等方面均取得了飞速发展，它代表着集成电路的潮流和未来。 本章主要对大规模专用集成电路(如各种可编程逻辑器件)进行介绍并简要讨论它们 在逻辑设计中的应用。 7.2 常用大规模专用集成电路 7.2.1 PLD简介 7.2.2 只读存储器ROM 7.2.3 可编程逻辑阵列PLA 7.2.4 可编程阵列逻辑PAL 7.2.5 通用阵列逻辑GAL 7.2 常用大规模专用集成电路 7.2.1 PLD简介 PLD的诞生不仅简化了数字逻辑系统的设计过程，而且降低了数字系统的体积和成本，提高了系统的可靠性，PLD作为规格化逻辑设计方法已应用多年。最先主要是掩模可编程，主要是作为ROM用于计算机内部。后来出现了熔丝可编程逻辑器件，人们可通过简单的编程设备对逻辑器件进行编程，产生了半定制逻辑器件。由于EPROM(可擦可编程只读存储器)及E2ROM(电可擦除存储器)工艺的问世，PLD得到了快速发展及广泛应用。它从根本上改变了系统设计方法，大大简化了系统设计。 图7.1所示是PLD的基本结构，它由一个“与”阵列和一个“或”阵列组成。各种不同的PLD是在上述基本结构的基础上附加一些其它逻辑元件如输入缓冲器。输出寄存器、内部反馈、输出宏单元等而构成的。每个输出与输入之间是“与或”的逻辑关系。阵列中输入线和输出线的交点通过逻辑元件相连接。元件的接通或断开，由厂家根据器件的结构特征或用户根据要求进行编程决定。 PLD“与”阵列的输入为外部输入原变量及在阵列中经过反相后的反变量。它们按所要求的规律连接到各个与门的输入端，在各与门的输出端产生某些输入变量的“与”项作为“或”阵列的输入，这些“与项”按一定的要求连接到相应或门的输入端，在每个或门的输出端产生输入变量的“与或”函数表达式。 目前常用的PLD有四种主要类型： 1．只读存储器ROM 2．可编程逻辑阵列PLA 3．可编程阵列逻辑PAL 4．通用阵列逻辑GAL 用逻辑电路的一般表示法很难描述PLD器件内部电路，为了在芯片的内部配置和逻辑图之间建立一一对应关系，对描述PLD基本结构的有关逻辑符号和规则作出某些约定，使其逻辑图和真值表结合在一起构成一种紧凑而易于识读的形式，现对这些约定作简单介绍。 PLD的基本结构是与门和或门，图7.2绐出了三输入与门的两种表示法。传统表示法中与门的3个输入A、B、C在PLD表示法中称为3个输入项，而输出F称为“与”项。同样，或门也采用类似方法表示。 图7．3表示PLD的典型输入缓冲器。它的两个输出B、C是其输入A的原和反，其逻辑关系为： 图7.4(a)给出了PLD阵列交叉点上的三种连接方式。实点“．”表示固定连接；“×”表示可编程连接；没有“×”也没有“．”的表示两线不连接。如图6．4(b)中的输出F=A·C 。 图7．5列出了与门不执行任何功能的连接表示法。图中输出为D的与门连接了所有的输入项，其输出方程为： 图7．5表示输入缓冲器的互补输出全部连到同一“与”项时，该“与”项的输出总为逻辑“0”，这种状态称为与门的缺省(Default)状态。为了方便起见，用标有“×”标记的与门输出来表示所有输入缓冲器输出全部连到某一“与”项的情况，如图中输出E。相反，图中输出F表示无任何输入项与其相连，因此，该“与”项总是处于“浮动”的逻辑“1”。 下面对几种主要PLD器件的逻辑结构特征及应用分别进行介绍。 7．2．2 只读存储器ROM 只读存储器ROM(Read Only Memory)是数字计算机和其它数字设备的重要组成部件。它是一种在正常工作情况下只能读取而不能写入数据的存储器，在计算机中主要用于存放执行程序、数据表格和字符等。 只读存储器的优点是集成度高，具有不易丢失性，即供电电源切断时，ROM中存储