第二章8086系统结构辩析.ppt

1. T1状态 （1）为了要从存储器或I/O端口读出数据，CPU根据指令设置M/IO信号（1----存储器读，0---- I/O读）有效，此信号一直保持到整个总线周期结束（即T4状态）。（ T1 ---- T4 ） （2）地址线信号（存储器或I/O端口）有效，高4位通过地址/状态线A19/S6----A16/S3送出，低16位通过地址/数据线AD15----AD0送出，用来指出操作对象（存储器或I/O端口）的地址。20位地址：A19/S6----A16/S3、AD15----AD0。（ T1 ---- T2的一半） （3）地址锁存ALE有效，在最小模式的系统配置中我们讲过，地址信号通过地址锁存器8282锁存，ALE即为8282的锁存信号，下降沿锁存。（ T1 ） （4）BHE有效，用来表示高8位数据总线上的信息有效。BHE常作为奇地址存储体的选通信号，因为奇地址存储体中的信息总是通过高8位数据线来传输，而偶地址体的选通则用A0。（ T1 ---- T2的一半） （5）当系统中配有总线驱动器时，T1状态使DT/R变低，用来表示本周期为读周期，并通知总线收发器8286（连接8286的T引脚）接收数据。（ T1---- T4） 2. T2状态 （1） A19 ---- A0在T2中间消失。高四位地址/状态线送出状态信息S6----S3；低16位地址/数据线AD15----AD0浮空，为下面传送数据准备。 （2）BHE/S7引脚成为S7 （8086中无定义）。 （3）RD有效，表示要对存储器或I/O端口进行读。（ T2---- T3） （4）DEN有效，使得总线收发器8286 （连接8286的OE引脚） 可以传输数据。（ T2---- T3） 只有被地址信号选中的存储器单元或I/O端口才会被RD信号控制并从中读出数据，并将数据送到系统的数据总线上。 3. T3状态 被地址信号选中的存储器单元或I/O端口将数据送到系统的数据总线AD15----AD0上。CPU通过AD15----AD0接收数据。在 AD15----AD0在（ T3---- T4一半）有效。 4. TW状态 若系统外扩的存储器或外设速度较慢，不能满足8086的基本时序要求（即不能及时送出数据），则通过READY线通知CPU，CPU在T3的前沿（即T2结束末的下降沿）检测READY，若发现READY＝0，则在T3结束后自动插入1个或几个TW ，并在每个TW的前沿处检测READY，等到READY变高后，则自动脱离TW进入T4状态。 最后一个TW状态，数据肯定已出现在数据总线AD15----AD0上；最后一个TW状态的总线操作同T3状态；其他TW状态的所有控制信号的电平状态和T3状态一样，只是数据尚未出现在数据总线AD15----AD0上。 5. T4状态 在T4与T3（或TW）状态的交界处（即T4的前沿----下降沿），CPU对数据总线AD15----AD0采样----采集数据，从而获得数据。使各控制及状态线进入无效。总线读操作时序图如下页图所示。 最小模式系统中的总线读操作 最小模式系统中的总线写操作 P46 1， 2，4，7， 8 感兴趣同学： 用protel/Altium画出8086系统最小模式系统配置电路图，相关芯片引脚见：图2.3、2.12、2.13，8284引脚见课件。 作业： 存储器的每个段的容量为64KB，并允许在整个存储空间内浮动，即段与段之间可以部分重叠、完全重叠、连续排列，非常灵活，如右图所示。 2. 存储容量 8086系统有20根地址总线，因此，它可以直接寻址的存储器单元数为220=1MB，这1MB的存储器单元按照00000～FFFFFH来编址。 3. 逻辑地址（LA）和物理地址（PA） 物理地址： 8086可直接寻址1MB的存储空间，其地址区域为00000H～FFFFFH ，是与存储单元一一对应的20位地址，我们称之为存储单元的物理地址。就是存储器的实际地址，它是指CPU和存储器进行数据交换时所使用的地址（20位）。 逻辑地址：是在程序中使用的地址，它由段地址和偏移地 址两部分组成（都是16位）。 逻辑地址的表示形式为“段地址：偏移地址”。 物理地址是由段地址与偏移地址共同决定的，段地址来自于段寄存器（CS、DS、ES、SS），是十六位地址，由段地址及偏移地址计算物理地址的表达式为： 物理地址 = 段地址 ×