原创力文档- 5
- 0
- 约3.84千字
- 约 6页
- 2017-03-02 发布于天津
- 举报
同步电路设计中的分析作者康军黄克勤张嗣忠摘要是数字集成电路设计中一个重要的因素本文比较了在同步电路设计中和非时钟分布对电路性能的影响分析了通过调整时钟树中来改善电路性能的方法从而说明非时钟分布是如何提高同步电路运行的最大时钟频率的关键词同步电路时钟树时钟信号引言在当前的数字集成电路设计中同步电路占了很大部分所谓同步电路也就是电路中的数据锁存是由一个或多个分布在全电路中的时钟信号来控制的同步电路中包含三种主要结构组合电路时序电路和时钟分布网络组合电路用来实现各种逻辑计算时序电路作为存储单元用来存储
同步电路设计中CLOCK SKEW的分析
? 作 者：康军 黄克勤 张嗣忠 ?????? 摘? 要：Clock shew是数字集成电路设计中一个重要的因素。本文比较了在同步电路设计中0clock shew和非0clock shew时钟分布对电路性能的影响，分析了通过调整时钟树中CLOCK SKEW来改善电路性能的方法，从而说明非0clock shew时钟分布是如何提高同步电路运行的最大时钟频率的。 ??????? 关键词：clock shew；同步电路；时钟树；时钟信号
1 引言 ????? 在当前的数字集成电路设计中，同步电路占了很大部分。所谓同步电路，也就是电路中的数据锁存是由一个或
文档评论（0）